源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity nzhi is port(n:out std_logic_vector(26 down…
architecture 源代码
探索ARCHITECTURE技术的精髓，这里汇聚了346个精选资源，涵盖从基础架构设计到高级系统集成的全方位知识。无论是嵌入式系统、微处理器架构还是SoC设计，您都能找到详尽的技术文档与案例研究。适用于硬件开发、软件优化及跨平台项目，助力工程师掌握核心技能，提升产品性能与创新力。…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 48 / 50 页
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity add128 is port(q4:in std_logic_vector(7 dow…
源码文件
library ieee; use ieee.std_logic_1164.all; entity REG6B is port(CLK:in std_logic; DIN:in std_logic_vector(5 downto 0…
源码文件
library ieee; use ieee.std_logic_1164.all; entity psk is port(code:in std_logic; q:in std_logic_vector(1 downto 0); …
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity add8b is port(a:in std_logic_vector(7 downt…
源码文件
entity s10 is port(s:out bit_vector(3 downto 0)); end; architecture one of s10 is begin s
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity div2 is port(q1:in std_logic_vector(8 downt…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity div256 is port(q3:in std_logic_vector(15 do…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity ADDER6B is port(A6B:in std_logic_vector(5…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity comp8b is port(a,b:in std_logic_vector(7 do…