这是一个rs译码器的verilog程序运行于quatus
标签： verilog quatus 译码器 程序
上传时间： 2015-05-31
上传用户：mikesering
这个是用VERILOG做的一个8位功能很弱的CPU
标签： VERILOG CPU 8位
上传时间： 2014-11-23
上传用户：wangchong
UART verilog hdl 实现
标签： verilog UART hdl
上传时间： 2014-01-11
上传用户：PresidentHuang
FIR滤波器的verilog实现，实现6级流水线的程序设计。
标签： verilog FIR 滤波器
上传时间： 2015-06-02
上传用户：sjyy1001
verilog shi 实现的加法器（8位）适用于初学asic
标签： verilog asic shi 8位
上传用户：一诺88
Verilog 语言综合实践入门, 适合初学者 很好的
标签： Verilog 语言 实践 初学者
上传时间： 2014-01-14
上传用户：从此走出阴霾
verilog 编程 有测试文档 基于查表结构实现 离散余弦变换dct 来源：opencores
标签： opencores verilog dct 编程
上传时间： 2013-12-09
上传用户：aig85
用verilog 描述的嫡编码(entropy coding) 应用于图像压缩编码 有测试文档
标签： verilog entropy coding 编码
上传时间： 2015-06-03
上传用户：电子世界
用verilog 编写 应用于图像压缩编码中 使用行程长度编码(run lengthencoding,RLE)对交流系数(Aa)进行编码。
标签： lengthencoding verilog 编码 run
上传时间： 2013-12-28
上传用户：sunjet
用verilog 描写 应用于数字图像压缩系统--jpeg 有测试文档
标签： verilog jpeg 应用于 压缩系统
上传时间： 2014-01-13
上传用户：zhangliming420
