verilog 实现 优化的16位比较器 可以输出大于，小于，等于。模块化设计，可扩展为32位
标签： verilog 比较器 输出
上传时间： 2015-05-16
上传用户：dongbaobao
很好的VERILOG入门教程!个人感觉比Philip Moorby那本容易看懂
标签： VERILOG Philip Moorby 入门教程
上传时间： 2015-05-17
上传用户：zsjzc
关于序列发生器的verilog. 希望能帮大家。
标签： verilog 序列 发生器 家
上传时间： 2013-12-28
上传用户：colinal
CRC循环校验码的VERILOG源文件，在MODELSIM下的一个工程。
标签： VERILOG CRC 循环 校验码
上传时间： 2015-05-20
上传用户：woshiayin
奇偶校验码的VERILOG源码，为MODELSIM下的一个工程。有测试文件。
标签： VERILOG 奇偶校验码 源码
上传时间： 2014-01-22
上传用户：稀世之宝039
各种基本单元的verilog模块.对初学者很有帮助的.
标签： verilog 模块 初学者
上传时间： 2014-08-12
上传用户：变形金刚
中文版Verilog HDL简明教程 第1章 简介 第2章 HDL指南 第3章 Verilog语言要素 第4章 表 达 式 第5章 门电平模型化
标签： Verilog HDL 简明教程 电平
上传时间： 2015-05-22
上传用户：无聊来刷下
用Verilog HDL 语言编写的播放梁祝的程序
标签： Verilog HDL 语言 编写
上传时间： 2015-05-24
上传用户：zuozuo1215
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的
标签： Verilog FPGA HDL 接口
上传用户：ayfeixiao
Verilog在maxpuls2下开发的电梯控制器的文档（包括代码），其中说明十分详尽
标签： maxpuls2 Verilog 电梯控制器 文档
上传时间： 2015-05-26
上传用户：ouyangtongze
