虫虫虫开发者社区

上传资源

verilog 实现优化的16位比较器可以输出大于

VHDL/FPGA/Verilog 22 K 115 次下载 2015-05-16

资源详细信息

文件格式

RAR

文件大小

22 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2015-05-16 10:51

下载统计

115 次

所需积分

2 积分

verilog 实现优化的16位比较器可以输出大于 - 资源详细说明

verilog 实现优化的16位比较器可以输出大于，小于，等于。模块化设计，可扩展为32位

verilog 实现优化的16位比较器可以输出大于 - 源码文件列表

本资源包含 34 个源码文件支持在线预览，点击文件名即可查看

1

_info

2

verilog.asm

3

_primary.dat

4

_primary.vhd

5

verilog.asm

6

_primary.dat

7

_primary.vhd

8

verilog.asm

9

_primary.dat

10

_primary.vhd

11

verilog.asm

12

_primary.dat

13

_primary.vhd

14

verilog.asm

15

_primary.dat

查看完整源码列表 (共 34 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 verilog 实现优化的16位比较器可以输出大于

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#Verilog #比较器 #数字逻辑

相关VHDL/FPGA/Verilog资源推荐