用verilog实现了一个数字秒表的设计
用verilog实现了一个数字秒表的设计...
用verilog实现了一个数字秒表的设计...
一个可以综合的Verilog 写的FIFO存储器 内附文档说明...
8051的verilog实现,内附testbench,c语言调试程序...
FIFO的verilog实现,内附testbench和文档说明...
该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码,会用QUATUSII的人都应该知道如何使用,希望能给你带来帮助...