源码工程 VHDL/FPGA/Verilog 人工审核无毒

该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码

所属分类 VHDL/FPGA/Verilog
文件大小 375 K
文件格式 RAR 文件
累计下载 144 次
分享作者
发布日期

资料详细技术说明

该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码,会用QUATUSII的人都应该知道如何使用,希望能给你带来帮助

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
hdlc.map.rpt 30.4 KB
包内组件
2 FILE
hdlc.v 1006 B
包内组件
3 FILE
crc1.v 1.2 KB
包内组件
4 FILE
hdlc.fit.eqn 27.9 KB
包内组件
5 FILE
serv_req_info.txt 2.8 KB
包内组件
6 FILE
free.v 673 B
包内组件
7 FILE
hdlc.vwf 6.7 KB
包内组件
8 FILE
hdlc.pin 14.3 KB
包内组件
9 FILE
hdlc.fit.rpt 60.6 KB
包内组件
10 FILE
test501.v 2.5 KB
包内组件
11 FILE
hdlc.map.eqn 24 KB
包内组件
12 FILE
hdlc.qsf 2.4 KB
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分