s6d0118 c program test r g b white grp
标签： s6d0118 program white test
上传时间： 2016-08-23
上传用户：zhliu007
lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现
标签： FPGA verilog lab1 Hdl
上传时间： 2014-10-29
上传用户：stella2015
这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法
标签： verilog ultra edit hdl
上传时间： 2013-12-04
上传用户：R50974
这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
标签： verilog hdl cpu 运算
上传时间： 2016-08-24
上传用户：hgy9473
BCD编码的Verilog HDL程序，能够实现BCD编码与卷积码。
标签： Verilog BCD HDL 编码
上传时间： 2014-02-18
上传用户：yyq123456789
使用Verilog HDL 實現AES硬體加解密
标签： Verilog HDL AES 加解密
上传时间： 2016-08-25
上传用户：gdgzhym
用verilog HDL产生正弦阶梯波。加da即可输出正弦波
标签： verilog HDL 正弦 输出
上传时间： 2014-01-17
上传用户：wkchong
基于Verilog HDL的异步FIFO设计与实现
标签： Verilog FIFO HDL
上传时间： 2013-12-19
上传用户：a3318966
verilog HDL语言编写的数字秒表，仿真已经通过，可供参考
标签： verilog HDL 语言 编写
上传用户：chfanjiang
该系统采用了B/S结构模式，利用JSP技术，采用开源框架Struts，使用连接池技术通过JDBC访问数据库。特别在登录安全问题，借助Web服务器Session对象，综合运用数据加密技术与图片验证码技术，增强Web用户登录安全策略。
标签： 模式
上传时间： 2013-12-23
上传用户：aa54
