Verilog-<b>hdL</b>

Verilog HDl代码

Verilog HDl代码，学习一颗看一下

标签： Verilog HDl 代码

上传时间： 2014-01-15

上传用户：我干你啊
标准化考试系统 (B/S网络版) 用JAVA编写的考试系统

标准化考试系统 (B/S网络版) 用JAVA编写的考试系统，是JAVA课程设计时的作品！客户端主类ClientBS 客户端选择试题界面ChoiceFile 客户端考试界面ClientTestArea 服务器端主类Server 服务器端读取试题 ReadTestquestion

标签： JAVA 标准化网络

上传时间： 2013-12-26

上传用户：yyyyyyyyyy
包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合

包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合

标签： verilog VHDL HDL 计数器

上传时间： 2013-12-19

上传用户：hopy
本程序（状态机）使用Verilog HDL语言编写

本程序（状态机）使用Verilog HDL语言编写，并通过QuestaSim仿真。

标签： Verilog HDL 程序状态

上传时间： 2013-12-26

上传用户：894898248
假设文档的内容为 i a * nul i b + nul i c # nul 是个单词二元式,对他进行不带回溯的自上而下的语法分析.

假设文档的内容为 i a * nul i b + nul i c # nul 是个单词二元式,对他进行不带回溯的自上而下的语法分析.

标签： nul 文档二元分

上传时间： 2013-12-14

上传用户：邶刖
假设在时间段[A, B]期间有6个作业需要在某台机器上处理

假设在时间段[A, B]期间有6个作业需要在某台机器上处理，每个作业对应的权重为Wi，请设计一个算法使这台机器在该时间段内利用率最高。

标签： 机器

上传时间： 2014-01-10

上传用户：gut1234567
汇编语言编写的演奏声音程序,有四个选择,A B C 分别是三首不同的曲子,Q退出

汇编语言编写的演奏声音程序,有四个选择,A B C 分别是三首不同的曲子,Q退出

标签： 汇编语言分编写程序

上传时间： 2014-02-15

上传用户：时代电子小智
数字集成电路设计入门 --从HDL到版图于敦山北大微电子学系 Verilog完整课件

数字集成电路设计入门 --从HDL到版图于敦山北大微电子学系 Verilog完整课件，是学习verilog HDL的很好的参考资料。

标签： Verilog HDL 数字集成微电子学

上传时间： 2013-12-23

上传用户：恋天使569
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示

基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示

标签： Verilog-HDL 9.4 硬件电路测量

上传时间： 2013-12-27

上传用户：wangchong
自己编写的一个verilog HDL小程序

自己编写的一个verilog HDL小程序，实现基本的task调用function的功能，对初学者有用。在xilinx的ISE仿真调试通过

标签： verilog HDL 编写程序

上传时间： 2014-01-15

上传用户：秦莞尔w