提供《Verilog HDL程序 Verilog HDL程序》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 4 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
bcdconv.qws
1.5 KB
包内组件
2
FILE
bcdconv.fit.eqn
2.3 KB
包内组件
3
FILE
serv_req_info.txt
1010 B
包内组件
4
FILE
bcdconv.done
26 B
包内组件
5
FILE
bcdconv.v
1.1 KB
包内组件
6
FILE
sim.cfg
2 B
包内组件
7
FILE
bcdconv.pof
2 KB
包内组件
8
FILE
bcdconv.asm.rpt
8.1 KB
包内组件
9
FILE
bcdconv.sim.rpt
4.3 KB
包内组件
10
FILE
bcdconv.map.rpt
9.3 KB
包内组件
11
FILE
bcdconv.flow.rpt
3.7 KB
包内组件
12
FILE
bcdconv.qpf
1.5 KB
包内组件