verilog HDL编写的数字钟程序

采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，

用verilog HDL 写的时钟程序，在DE2上实现了。

verilog HDL语言编写的数字秒表，仿真已经通过，可供参考

基于Verilog HDL实现的数字时钟设计，包含完整计数器逻辑与系统架构方案，适用于数字电路开发与FPGA学习。提供详细设计报告，涵盖模块划分与代码实现。

用VERILOG编写的数字电子钟，用数码管进行显示时间

数字钟的verilog程序，很经典，大家可以看看。