verilog hdl经典例程，全部调试通过
标签： verilog hdl
上传时间： 2017-09-10
上传用户：frank1234
DM9000A读寄存器模块, verilog HDL
标签： verilog 9000A 9000 HDL
上传时间： 2014-01-16
上传用户：FreeSky
一个时钟分频模块,in verilog hdl
标签： verilog hdl in 时钟分频
上传时间： 2013-12-19
上传用户：笨小孩
经典的verilog hdl的48个案例，希望大家喜欢！
标签： verilog hdl 案例
上传时间： 2013-12-22
上传用户：familiarsmile
串口8位数据 verilog hdl提取
标签： verilog hdl 串口 8位
上传时间： 2014-01-01
上传用户：hasan2015
基于verilog hdl的UART串口接收子程序。
标签： verilog UART hdl 串口接收
上传时间： 2017-09-24
上传用户：561596
基于verilog hdl的UART串口发送子程序。
标签： verilog UART hdl 串口发送
上传用户：aysyzxzm
介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog testbench • 激励和控制和描述 • 结果的产生及验证 – 任务task及函数function – 用户定义的基本单元(primitive) – 可综合的Verilog描述风格
标签： Verilog HDL 仿真 语言
上传用户：shanml
基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。
标签： DDRSDRAM Verilog Xilinx FPGA
上传时间： 2014-01-22
上传用户：duoshen1989
11阶滤波器的verilog基本代码描述
标签： verilog 滤波器 代码
上传时间： 2013-12-26
上传用户：赵云兴
