VERILOG HDL 实际工控项目源码 开发工具 altera quartus2
VERILOG HDL 实际工控项目源码 开发工具 altera quartus2...
Verilog HDL代码书写规范技术资料
📦 资源总数：31259
💻 源代码：66481
🔌 电路图：1
📚 Verilog HDL代码书写规范全部资料 (31259个)
硬件描述语言,verilog HDL,实现了解码器的设计
硬件描述语言,verilog HDL,实现了解码器的设计...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。
Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。...
本原码是基于Verilog HDL语言的FPGA原程序
本原码是基于Verilog HDL语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。...
本原码是基于Verilog HDL语言编写的
本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功....
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别....
verilog HDL原码 一种简单的同步FIFO原码
verilog HDL原码 一种简单的同步FIFO原码，可以被综合...
程序代码编写规范
程序代码编写规范，希望可以对您的工作有帮助。（国家标准）...
advanced digital design with the verilog hdl
advanced digital design with the verilog hdl...