Verilog实现技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
verilog实现的数字滤波器,用于fpga
循环码编码器verilog实现,里面包含有源程序和仿真图。
一个Verilog写的8051 MCU实现
verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动
verilog HDL实现先进先出栈,不含测试文件
verilog实现16*16位乘法器,带测试文件
verilog实现的异步UART代码,包括发送模块、接收模块,波特率可配置,另附PC机的c代码
秒表计时器的verilog实现,是一个教授发表的学术论文。有点参考意义。
加载登录表单中...
加载注册表单中...
加载表单中...