秒表计时器的verilog实现

资 源 简 介

秒表计时器的verilog实现，是一个教授发表的学术论文。有点参考意义。

您 可 能 感 兴 趣 的

• verilog描述 23：59：59-00：00：00自减计时器 按set键
• 秒表计时器的verilog实现
• 本程序为24小时计时器
• 液晶屏计时器程序
• 00－59秒计时器（利用软件延时）
• HT49 MCU中看门狗计时器的设定
• Emu51Form软仿真计时器.
• 这是一个计时器
• 一个小小的计时器游戏.
• lpc单片机内部看门狗计时器程序