虫虫开发者 虫虫开发者 电子工程与源码社区
热门搜索： STM32 开关电源 FPGA 51单片机 电路图 Altium Modbus 热搜词库 »
上传资料
已收录 671,956 份工程资料 今日 +270
技术文档 VHDL/FPGA/Verilog 人工审核无毒

实现嵌入式系统的秒表计时

所属分类 VHDL/FPGA/Verilog
文件大小 54 K
文件格式 RAR 文件
累计下载 81 次
分享作者
发布日期

资料详细技术说明

实现嵌入式系统的秒表计时，时间显示和闹钟功能

压缩包内文件清单（共 12 个文件）

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1 FILE
top.map.eqn 56.6 KB
包内组件
2 FILE
top.pin 13 KB
包内组件
3 FILE
all_count.vhd 2.7 KB
包内组件
4 FILE
top.fit.summary 309 B
包内组件
5 FILE
top.cdf 299 B
包内组件
6 FILE
top.fit.rpt 353.8 KB
包内组件
7 FILE
top.done 26 B
包内组件
8 FILE
top.map.rpt 16.9 KB
包内组件
9 FILE
top.fit.eqn 59.3 KB
包内组件
10 FILE
bell.vhd 2.6 KB
包内组件
11 FILE
hour.vhd 704 B
包内组件
12 FILE
input.vhd 2.1 KB
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分