源码文件
VHDL-AMS 源代码
VHDL-AMS是VHDL的一个分支，它支持模拟、数字、数模混合电路系统的建模与仿真。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 5 / 50 页
源码文件
源码文件
源码文件
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity signal4 is port(clk,reset:in std_logic; …
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity signal3 is port(clk,reset:in std_logic; …
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity signal2 is port(clk,reset:in std_logic; …
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity signal1 is port(clk,reset:in std_logic; …
源码文件
源码文件
--***************************************************************************** -- 版权所有(c) 2006, 深圳市优龙科技有限公司 -- 保留所有权利 -- …