VHDL-AMS 源代码

源码文件

vhdl-ysw.txt

第一个CNT60实现秒钟计时功能，第二个CNT60实现分钟的计时功能，CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能，当秒种计时模块计时到59时向分种计时模块进位，同时自己清零。同理分种计时模块到59时向CTT3小时计时…

在线源码阅读

VHDL-AMS

源码文件

count4.vhdl

library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; -- Uncomment the …

在线源码阅读

VHDL-AMS

源码文件

vhdl-handbook.pdf

在线源码阅读

VHDL-AMS

源码文件

vhdl-cookbook.pdf

在线源码阅读

VHDL-AMS

源码文件

vhdl-cookbook.pdf

在线源码阅读

VHDL-AMS

源码文件

vhdl course.pdf

在线源码阅读

VHDL-AMS

源码文件

vhdl-cookbook.pdf

在线源码阅读

VHDL-AMS

源码文件

vhdl-cookbook.pdf

在线源码阅读

VHDL-AMS

源码文件

vhdl-jijin.pdf

在线源码阅读

VHDL-AMS

源码文件

cpu_16.vhdl

library IEEE; library UNISIM; use ieee.std_logic_1164.all; use UNISIM.VComponents.all; entity CPU_16 is port( CLK: in s…

在线源码阅读

VHDL-AMS