VHD
共 105 篇文章
VHD 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 105 篇文章，持续更新中。
数据选择器
数据选择器，半加器，3-8译码器vhd源代码。是最近学校的实验内容。我要成会员，所以都发上来供大家参考。
32×4bit 的RAM设计。VHD语言。能在ISE上仿真。
32×4bit 的RAM设计。VHD语言。能在ISE上仿真。
gold_code_vhd_217源程序
gold_code_vhd_217源程序
PCI.VHD, THE INTERFACE MODULE WITH PCI AGENT CHIP --v1.0: For CY7C9689, First Version working on L0
PCI.VHD, THE INTERFACE MODULE WITH PCI AGENT CHIP
--v1.0: For CY7C9689, First Version working on L01A chip
--V2.0: For simplified PCI Agent, Xilinx and AMD chips
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
<Floating Point Unit Core> fpupack.vhd pre_norm_addsub.vhd addsub_28.vhd post_norm_addsub.
<Floating Point Unit Core>
fpupack.vhd
pre_norm_addsub.vhd
addsub_28.vhd
post_norm_addsub.vhd
pre_norm_mul.vhd
mul_24.vhd
vcom serial_mul.vhd
post_norm_mul.vhd
pre_norm_div.vhd
serial_
最大公约数的计算,各个源描述的编译顺序:gcd.vhd,gcd_stim.vhd
最大公约数的计算,各个源描述的编译顺序:gcd.vhd,gcd_stim.vhd
本程序(jtd.vhd)是十字路口交通等的主程序,其是顶层电路模块。
本程序(jtd.vhd)是十字路口交通等的主程序,其是顶层电路模块。
福州大学EDA选修课所有实验课程代码。VHDL语言描述（vhd）
福州大学EDA选修课所有实验课程代码。VHDL语言描述（vhd），以及电路图（gdf）
这些程序我用MAX+PlusII软件测试均能通过编译
这些程序我用MAX+PlusII软件测试均能通过编译，程序本身不复杂，旨在为刚接触VHDL语言的朋友提供一些样例，以便了解VHDL语言的基本构成。如果要运行测试，则新建文件名应于程序中实体名一致，文件后缀“.vhd”，不推荐直接通过复制、粘贴的方法录入程序，可能会引入错误字符。
交通灯控制器编码
交通灯控制器编码，源描述的编译顺序tlc.vhd，est_vector.vhd
该文件是一份本人设计的实验报告
该文件是一份本人设计的实验报告，报告内详细说明了用VHDL语言，设计一个三位动态显示的计数器。采用模块化得设计，设计通过了仿真以及下载实现。总的文件是：shixian.vhd,下面包括四个元件：jishu1000.vhd,xzqh.vhd,senvedec.vhd,disp.vhd.
文件名：ADC0809.vhd功能：基于VHDL语言
文件名：ADC0809.vhd功能：基于VHDL语言，实现对ADC0809简单控制说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟号，这里由FPGA的系统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。
IIR 六阶数字滤波器的 VHD L 描述
IIR 六阶数字滤波器的 VHD L 描述
Working RS232 controller running at 9600 Hz. Consist of Transmitter and Receiver Module. Tested i
Working RS232 controller running at 9600 Hz.
Consist of Transmitter and Receiver Module.
Tested in FPGA Spartan 3
Included files for testing at FPGA
- Scan4digit .vhd - to display at 7 sgement d
用VHDL语言实现数显时钟
用VHDL语言实现数显时钟，devid200.vhd为分频模块，scan.vhd为LED扫描模块，timecount.vhd为计数模块
该程序是vhdl语言编写的fft变换的ip核代码
该程序是vhdl语言编写的fft变换的ip核代码，程序中共包含了36个.vhd文件
此文件为EDA的8位分频器
此文件为EDA的8位分频器，但可以用于不同位分频器，如：1位到10位等，用Quartus软件来，以文件VHD格式编译即可
交通灯设计 请注意: 本例的各个源描述的编译顺序应该是: 64_tlc.vhd 64_test_vector.vhd
交通灯设计
请注意:
本例的各个源描述的编译顺序应该是:
64_tlc.vhd
64_test_vector.vhd
本书的)4一个持色是从FPGA设计的角度出发．别祈了vHD巳语法的特点以及它们的正 确使用方沈
本书的)4一个持色是从FPGA设计的角度出发．别祈了vHD巳语法的特点以及它们的正
确使用方沈，将初学者在运用vHDL语吉进行FPrjA设计中会遇到的疑惑，— 点拨清楚。
并纪合作者的多年FPGA设计经验，讲述厂许多EDA设计思想v并贯穿全书始终。