虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 该文件是一份本人设计的实验报告

该文件是一份本人设计的实验报告

  • 资源大小:90 K
  • 上传时间: 2014-01-05
  • 上传用户:superdavid
  • 资源积分:2 下载积分
  • 标      签: 实验报告

资 源 简 介

该文件是一份本人设计的实验报告,报告内详细说明了用VHDL语言,设计一个三位动态显示的计数器。采用模块化得设计,设计通过了仿真以及下载实现。总的文件是:shixian.vhd,下面包括四个元件:jishu1000.vhd,xzqh.vhd,senvedec.vhd,disp.vhd.

相 关 资 源