VERILOG hdl代码书写规范

verilog hdl frectrlverilog hdl frectrlverilog hdl frectrlverilog hdl frectrl

verilog hdl frectrlverilog hdl frectrlverilog hdl frectrlverilog hdl frectrl

标签： frectrlverilog hdl verilog frectrl

上传时间： 2014-01-13

上传用户：heart520beat
verilog hdl count24verilog hdl count24verilog hdl count24verilog hdl count24

verilog hdl count24verilog hdl count24verilog hdl count24verilog hdl count24

标签： verilog count hdl 24

上传时间： 2017-06-24

上传用户：wpwpwlxwlx
verilog hdl latch24verilog hdl count24verilog hdl count24verilog hdl count24

verilog hdl latch24verilog hdl count24verilog hdl count24verilog hdl count24

标签： verilog count hdl 24

上传时间： 2014-01-06

上传用户：731140412
北航Verilog教程. Verilog HDL基本结构数据类型及常量、变量运算符及表达式语句赋值语句和块语句条件语句 ...

北航Verilog教程. Verilog HDL基本结构数据类型及常量、变量运算符及表达式语句赋值语句和块语句条件语句 ...

标签： Verilog HDL 教程基本结构

上传时间： 2017-07-02

上传用户：曹云鹏
用verilog HDL编写的基于fpga的动态数码管显示程序。

用verilog HDL编写的基于fpga的动态数码管显示程序。

标签： verilog fpga HDL 编写

上传时间： 2017-07-09

上传用户：13681659100
用Verilog HDL编写的秒表设计

用Verilog HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。

标签： Verilog HDL 编写秒表设计

上传时间： 2017-07-09

上传用户：离殇
用verilog HDL 写的时钟程序

用verilog HDL 写的时钟程序，在DE2上实现了。

标签： verilog HDL 时钟程序

上传时间： 2017-07-11

上传用户：tyler
海尔布伦访问状态机设计用FSM方式 verilog HDL 语言描述

海尔布伦访问状态机设计用FSM方式 verilog HDL 语言描述

标签： verilog FSM HDL 海尔

上传时间： 2017-07-13

上传用户：小码农lz
RTL 异步数据传送模块用verilog HDL 语言描述输入为八比特数据

RTL 异步数据传送模块用verilog HDL 语言描述输入为八比特数据，执行操作后异步每比特输出。

标签： verilog RTL HDL 数据传送

上传时间： 2013-12-23

上传用户：lht618
移位运算器SHIFTER 使用Verilog HDL 语言编写

移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入，通过键5 产生高低电平M 控制工作模式， M=l 时带进位循环移位，由键8 控制CO 为允许带进位移位输入，由键7 控制:S 控制移位模式0-3 ，由键6 控制，显示在数码管LED8 上 D[7..0]是移位数据输入，由键2 和1 控制，显示在数码管2 和1 上 QB[7..0]是移位数据输出，显示在数码管6 和5 上:cn 是移位数据输出进位，显示在数码管7 上。

标签： SHIFTER Verilog HDL 移位

上传时间： 2014-01-16

上传用户：wys0120