应用文档，方便理解Altera i/O 输出时间，如何定义Tco,以及计算用户系统输出时间的方法！
标签： 文档
上传时间： 2013-12-22
上传用户：lunshaomo
VHDL 实现的SPI接口，在Altera EMP7128 上应用过
标签： VHDL SPI 接口
上传时间： 2015-11-17
上传用户：jeffery
文章论述如何将向modelsim中添加仿真库，包括添加xilinx,altera,actel公司的仿真库的方法
标签： modelsim 仿真库
上传时间： 2013-12-31
上传用户：qq21508895
logic lock 的vhdl源码，altera平台适用。
标签： logic lock vhdl 源码
上传时间： 2013-12-17
上传用户：jiahao131
一首VHDL自动音乐发生器程序，在Altera EDA软件下测试通过
标签： VHDL 自动 程序 音乐发生器
上传时间： 2013-12-18
上传用户：dbs012280
利用带有I2C总线接口的日历时钟芯片DS1337，在NIOS II嵌入式系统平台上实现一个实时时钟，并可在显示器上显示出预置的时分秒。硬件平台为Altera的Cyclone II版Nios II开发环境
标签： 1337 I2C DS 总线接口
上传时间： 2013-12-19
上传用户：独孤求源
NIOSII的7个c语言源码，是7个例子，分别在niosII IDE环境下实现，不同的功能。是基于altera的标准c，目前资源较少。
标签： NIOSII c语言 源码
上传时间： 2013-12-27
上传用户：chenxichenyue
一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件，可以直接下载使用！
标签： VHDL CPU
上传时间： 2013-12-09
上传用户：ljmwh2000
如何给时钟倍频或者分频，以及altera提供的IP核使用方法
标签： 时钟 倍频 分频
上传时间： 2016-01-13
上传用户：jing911003
2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD
标签： VHDL 流水线 8位 全加器
上传时间： 2014-06-15
上传用户：zhanditian
