利用Nios Ⅱ软核处理器，以Altera公司的UP3开发板为硬件平台，以Quartus II、Quartus ID为软件开发平台，设计一个电子钟，实现下列系统功能： （1）在液晶屏上显示时间、日期、状态提示； （2）利用4个按键对时间（时分秒）、日期（年月日）进行设置； （3）利用一个LED灯指示当前设置状态；
上传时间： 2014-01-10
上传用户：cx111111
基于NIOSii的网络监控系统设计，altera设计大赛获奖作品
上传时间： 2013-12-31
上传用户：jiahao131
在一些系统中，经常用到对触发信号延时一段时 间后，再对某些目标信号进行采集，通常这段延时要求 非常精确，还要做到范围可调，一般这种延时的最小时 间单位小于100ns。如果选用普通微控制器，延时系统的操作界面比较容易实现，但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题，最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分，来实现 信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言，在Altera的Quartus11WebEditio详3〕软件 环境下进行编程仿真，最后烧写芯片进行系统硬件测试
标签：
上传时间： 2016-09-26
上传用户：invtnewer
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。
上传时间： 2016-10-04
上传用户：Yukiseop
这是一个用VHDL语言描述的I2C自动配置模块，使用了来自opencores.org的I2C核，已在altera的cyclone芯片上调试通过
上传时间： 2013-12-19
上传用户：一诺88
用FPGA实现的VGA接口程序，采用的语言是VHDL硬件描述语言，大家可以参照下看看采用的器件是Altera EP2c35
上传时间： 2016-10-10
上传用户：tianjinfan
FPGA实现的LCD接口，VHDL编程,FPGA芯片为ALtera公司的EP2c35
上传时间： 2016-10-10
上传用户：s363994250
*** *** ***OC_I2C_Master使用说明*** *** ***** 使用步骤：1.将OC_I2C_Master文件夹拷贝到安装盘\altera\kits\nios2\components目录下。 之后重新打开SOPC Builder，在可用元件列表的DeviceSOPC组中将出现OC_I2C_Master 元件，即可像其它Altera外设元件一样添加和使用。 2.hdl文件夹中包含有描述i2c逻辑的硬件描述文件，不能删除。 3.HAL文件夹包含硬件抽象层所需的文件（即驱动），不能删除。 4.inc文件夹包含有定义底层硬件的C语言头文件，不能删除. 5.I2C_doc文件夹下有关于该元件的开发文档。
标签： C_Master OC_I ios2components alterakits
上传时间： 2016-10-16
上传用户：坏坏的华仔
内有一PCI 主 和PCI从，PCI TARGET 都是公开代码的，是工程文件，有仿真工程，使用说明。觉得好的就推荐一下。 本PCI_HOST目前支持： 1、 对目标PCI_T进行配置； 2、 对目标进行单周期读写； 3、 可以工作在33MHZ和66MHZ 4、 支持目标跟不上时插入最长10时钟的等待。 ALTERA的PCI竟然收费的！！！软件里面调试仿真了半天，终于调通了，到了下载就突然弹出窗口说包含了有限制的IP CORE，是限制使用的
标签： PCI
上传时间： 2013-12-04
上传用户：电子世界
FPGA开发板的原理图很详细的，主要是ALTERA公司的CYCLONE，用protel画的，
上传时间： 2013-12-19
上传用户：Thuan
