在一些系统中 - 免费下载

VHDL/FPGA/Verilog资源文件大小：105 K

📋 资源详细信息

文件格式

RAR

所属分类

VHDL/FPGA/Verilog

上传用户

ggh062

上传时间

2016-09-26 20:08

文件大小

105 K

所需积分

2 积分

推荐指数

⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 ggh062 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

在一些系统中，经常用到对触发信号延时一段时间后，再对某些目标信号进行采集，通常这段延时要求非常精确，还要做到范围可调，一般这种延时的最小时间单位小于100ns。如果选用普通微控制器，延时系统的操作界面比较容易实现，但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题，最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分，来实现信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言，在Altera的Quartus11WebEditio详3〕软件环境下进行编程仿真，最后烧写芯片进行系统硬件测试

源码文件列表

📂 共 1 个源码文件点击文件名可在线查看源代码

1 📄

数据采集触发信号精确延时系统设计.caj

查看源码

💡

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

下载需消耗 2积分
24小时内重复下载不扣分
支持断点续传
资源永久有效

📦 使用说明

下载后用解压软件解压
推荐 WinRAR 或 7-Zip
如有密码请查看说明
解压后即可使用

🎁 积分获取

上传资源获得积分
每日签到免费领取
邀请好友注册奖励
查看详情 →

📦 在一些系统中 - 免费下载

📋 资源详细信息

📄 资源简介

💻 源码文件列表

💾 立即下载此资源

📖 资源说明