源码文件
`timescale 1ns/1ns module mux_tp; reg a,b,sel; wire out; MUX2_1 m1(out,a,b,sel); initial begin a=1'b0; b=1'b0; sel=1'b0…
SEL-321 源代码
汇集 SEL-321 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 47 / 50 页
源码文件
|mux_2 sel => clko~0.OUTPUTSELECT clk1 => clko~0.DATAB clk2 => clko~0.DATAA clko
源码文件
module MUX21_1(out,a,b,sel); input a,b,sel; output out; assign out=(sel==0)?a:b; endmodule
源码文件
`timescale 1ns/1ns module mux_tp; reg a,b,sel; wire out; MUX2_1 m1(out,a,b,sel); initial begin a=1'b0; b=1'b0; sel=1'b0…
源码文件
|cora ch[0] => Mux14.IN5 ch[0] => Mux15.IN5 ch[0] => Mux16.IN5 ch[0] => Mux17.IN5 ch[0] => Mux18.IN5 ch[0] => Mux19.IN5 ch[…
源码文件
module MUX21_1(out,a,b,sel); input a,b,sel; output out; assign out=(sel==0)?a:b; endmodule
源码文件
module MUX21_1(out,a,b,sel); input a,b,sel; output out; assign out=(sel==0)?a:b; endmodule
源码文件
`timescale 1ns/1ns module mux_tp; reg a,b,sel; wire out; MUX2_1 m1(out,a,b,sel); initial begin a=1'b0; b=1'b0; sel=1'b0…
源码文件
module div( CLKI, CLKO , sel ); input CLKI; output CLKO; output [1:0] sel; wire [1:0] sel; reg[19:0] Q; always@(posedge CLKI…
源码文件
module div( CLKI, CLKO , sel ); input CLKI; output CLKO; output [1:0] sel; wire [1:0] sel; reg[19:0] Q; always@(posedge CLKI…