本实验教程选用Xilinx公司的产品X9572，与之配套的开发软件为ISE4.1i，可进行原理图的输入和VHDL硬件描述语言的输入，并且可利用Modelsim进行功能仿真和时序仿真。
上传时间： 2016-09-05
上传用户：lgnf
(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过
上传时间： 2013-12-17
上传用户：hphh
Gsm手机(短信息，电话簿)开发库C++源代码 通过GSM modem 或 IrDA 设备 基于GSM标准: ETSI GSM 07.07, ETSI GSM 07.05 提供Nix,win系统 PDU 编码.支持Nokia-61,62,71,8***,Simens S10,M20,35i,Ericcson SH888，Wavecom WM02
上传时间： 2013-12-11
上传用户：ma1301115706
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 用的电路，并在 ModelSim 上进行验证。
上传时间： 2013-12-15
上传用户：从此走出阴霾
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。
上传时间： 2016-10-04
上传用户：Yukiseop
altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序，已经过matlab 和modelsim 验证，文件中包含TESTBENCH ，直接可用
标签： verilog altera zigzag fpga
上传时间： 2016-10-08
上传用户：362279997
脉冲宽度调制，VHDL代码编写，包括QUARTUSII和MODELSIM工程以及testbench
标签： 脉冲宽度调制
上传时间： 2016-10-16
上传用户：kernaling
本文是自已写的电子密码锁的详细开发过程，用的是Modelsim进行仿真实现，打开文档lzp
上传时间： 2016-10-19
上传用户：大融融rr
这是我个人写的DLX处理器流水线的Verilog代码，在ModelSim中仿真通过，并且在ISE中能综合！即可以下载到FPGA中运行指令，指令可以根据需要定义，也可和相应的编译器配合使用，这里给学习流水线和Verilog的朋友共享。
上传时间： 2016-11-27
上传用户：hphh
Hid Led Tester is a simple USB（interrupt mode）device tester package. There are firmware and software in it. Hid Led tester follows USB HID protocol, we don’t need to install driver for the device, and Windows (Win 2000 and later) will install the device automatic.
标签： interrupt firmware software package
上传时间： 2014-01-03
上传用户：llandlu
