源码文件
@N:".\gentmp0a01516":4:7:4:9|Synthesizing work.top.gen @N:"syng0a01516":123:7:123:13|Synthesizing work.ram_r_w.select_ram @W: …
Dual Port RAM 源代码
汇集 Dual Port RAM 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 23 / 50 页
源码文件
@N:".\gentmp0a02552":4:7:4:9|Synthesizing work.top.gen @N:"syng0a02552":123:7:123:13|Synthesizing work.ram_r_w.select_ram @W: …
源码文件
--------------------------------------------------------------------------- -----------------------------------------------------…
源码文件
--------------------------------------------------------------------------- -----------------------------------------------------…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity RAM_MN_dual2 is --dual ports ram ,read and…
源码文件
;----------------------------------------------- ;定义EM78P153器,RAM:0X10-0X2F ;----------------------------------------------- ia…
源码文件
;----------------------------------------------- ;定义EM78P153器,RAM:0X10-0X2F ;----------------------------------------------- ia…
源码文件
AX EQU 20H BX EQU 22H CX EQU 24H ORG 2080H LD SP,#00C0H LDB IOC1,#00H LD B…
源码文件
Synthesizing work.top.gen Synthesizing work.ram_r_w.select_ram @W:"syng0a00432":1829:12:1829:17|Port spo of entity virtex2.ram32…
源码文件
cpldfit: version J.30 Xilinx Inc. No Fit Report Design Name: jto…