虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

DDR SDRAM控制器

  • ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）

    ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）

    标签： TESHBENCH SDRAM ISE 1.6

    上传时间： 2014-11-09

    上传用户：hakim

  • DDR SDRAM控制器的VHDL源代码

    DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides the required Delay Locked Loop (DLL), Digital Phase Shift (DPS), and Digital Frequency Synthesis (DFS) functions. This application note describes a controller design for a 16-bit DDR SDRAM. The application note and reference design are enhanced versions of XAPP200 targeted to the Virtex-II series of FPGAs. At a clock rate of 133 MHz, 16-bit data changes at both clock edges. The reference design is fully synthesizable and achieves 133 MHz performance with automatic place and route tools.

    标签： SDRAM VHDL DDR 控制器

    上传时间： 2014-11-01

    上传用户：l254587896

  • 基于VHDL编写的DDR-SDRAM控制器的编程

    基于VHDL编写的DDR-SDRAM控制器的编程，目前是业界常用的RAM控制器

    标签： DDR-SDRAM VHDL 编写 控制器

    上传时间： 2017-01-19

    上传用户：lz4v4

  • DDR（双速率）SDRAM控制器参考设计

    DDR（双速率）SDRAM控制器参考设计，xilinx提供

    标签： SDRAM DDR 双速 参考设计

    上传时间： 2014-11-29

    上传用户：

  • 基于FPGA 实现DDR SDRAM的控制器

    基于FPGA 实现DDR SDRAM的控制器

    标签： SDRAM FPGA DDR 控制器

    上传时间： 2014-01-04

    上传用户：15071087253

  • DDR（双速率）SDRAM控制器参考设计verilog代码

    DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的

    标签： verilog SDRAM DDR 双速

    上传时间： 2016-10-26

    上传用户：coeus

  • 这个设计是使用Virtex-4实现DDR的控制器的

    这个设计是使用Virtex-4实现DDR的控制器的，设计分为三个主要模块：Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,当然还有测试模块。

    标签： Virtex DDR 控制器

    上传时间： 2017-05-20

    上传用户：llandlu

  • 基于FPGA的SDRAM控制器设计及应用.rar

    在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计思想实现对SDRAM控制器的设计。 论文引言部分简单介绍了CSR控制系统，指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标，其次较为详细介绍了动态存储器DRAM的基本时序，最后对同步动态随机存储器SDRAM进行详尽论述，包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SDRAM控制器硬件与软件设计，重点介绍了具体芯片与FPGA设计技术。第五章为该SDRAM控制器在CsR控制系统中的一个经典应用，即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看，本控制器无论从结构上，还是软硬件上设计均满足了工程实际要求。

    标签： SDRAM FPGA 制器设计

    上传时间： 2013-07-19

    上传用户：dct灬fdc

  • 基于FPGA的SDRAM控制器设计及应用

    在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计思想实现对SDRAM控制器的设计。 论文引言部分简单介绍了CSR控制系统，指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标，其次较为详细介绍了动态存储器DRAM的基本时序，最后对同步动态随机存储器SDRAM进行详尽论述，包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SDRAM控制器硬件与软件设计，重点介绍了具体芯片与FPGA设计技术。第五章为该SDRAM控制器在CsR控制系统中的一个经典应用，即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看，本控制器无论从结构上，还是软硬件上设计均满足了工程实际要求。

    标签： SDRAM FPGA 制器设计

    上传时间： 2013-07-11

    上传用户：hasan2015

  • SDRAM 控制器

    基于FPGA对sdram控制器的设计VERILOG语言

    标签： SDRAM 控制器

    上传时间： 2013-06-15

    上传用户：lguotao

虫虫下载站版权所有 京ICP备2021023401号-1