提供《使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 2466 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
mem_interface_top_test_bench_0.v
6.6 KB
包内组件
2
FILE
mem_interface_top_v4_dm_iob.v
1.5 KB
包内组件
3
FILE
mem_interface_top_addr_gen_0.v
5 KB
包内组件
4
FILE
mem_interface_top_user_interface_0.v
3.8 KB
包内组件
5
FILE
mem_interface_top_data_tap_inc.v
3.9 KB
包内组件
6
FILE
mem_interface_top_idelay_ctrl.v
1.3 KB
包内组件
7
FILE
mem_interface_top_tap_logic_0.v
5.4 KB
包内组件
8
FILE
mem_interface_top_wr_data_fifo_16.v
2.5 KB
包内组件
9
FILE
mem_interface_top_pattern_compare8.v
6.3 KB
包内组件
10
FILE
mem_interface_top_ddr_controller_0.v
53.3 KB
包内组件
11
FILE
mem_interface_top_backend_rom_0.v
5.6 KB
包内组件
12
FILE
mem_interface_top_rd_wr_addr_fifo_0.v
4.2 KB
包内组件