DDR RAM控制器的VHDL源码, 实现平台是Lattice FPGA

DDR RAM控制器的VHDL源码，实现平台是Lattice FPGA，功能验证通过

提供《lattice sdram 控制器VHDL源代码》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 177 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 759 K），包含相关硬件原理图参考、开发文档或源代码工程。

DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O&#8482 features in the Virtex&#8482 -II architecture ...

该文档为DDR内存控制器的FPGA实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

该文档为用XilinxFPGA实现DDRSDRAM控制器讲解文档，DDR SDRAM 使用双倍数据速率结构, 它能获得比 SDRAM 更高的性能。DDR SDRAM 需要特定的 DDR 控制器才能完成 与 DSP、FPG...