DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M - 免费下载
VHDL/FPGA/Verilog资源
文件大小：759 K
📂 共 8 个源码文件 点击文件名可在线查看源代码
温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。