ACTIVE-HDL

16个常用HDL编码打包上传包括记数器

16个常用HDL编码打包上传包括记数器，多路选择器，全加/半加器等，均通过modsim验证

标签： HDL 编码记数

上传时间： 2013-12-19

上传用户：凌云御清风
整合Active Directory和OpenLDAP——使用OpenLDAP的代理服务让LDAP操作跨越边界.rar

整合Active Directory和OpenLDAP——使用OpenLDAP的代理服务让LDAP操作跨越边界.rar

标签： OpenLDAP Directory Active LDAP

上传时间： 2014-01-12

上传用户：asddsd
EDA开发教程,初学者的宝典!主要讲述了verilog HDL编程方法,非常适合初学Verilog者.

EDA开发教程,初学者的宝典!主要讲述了verilog HDL编程方法,非常适合初学Verilog者.

标签： verilog Verilog EDA HDL

上传时间： 2013-12-19

上传用户：pinksun9
This book used in HDL language, the name is Advanced FPGA Design.

This book used in HDL language, the name is Advanced FPGA Design.

标签： Advanced language Design This

上传时间： 2014-01-31

上传用户：ecooo
Design Testbenches in Verilog HDL language.

Design Testbenches in Verilog HDL language.

标签： Testbenches language Verilog Design

上传时间： 2017-05-04

上传用户：zhaiye
Design FSM using Verilog HDL.

Design FSM using Verilog HDL.

标签： Verilog Design using FSM

上传时间： 2017-05-04

上传用户：lili123
采用fpga的hdl语言实现dds的信号发生器的设计

采用fpga的hdl语言实现dds的信号发生器的设计，性能与传统相比明显提高。

标签： fpga dds hdl 语言

上传时间： 2017-05-11

上传用户：a6697238
4位数字频率计的verilog HDL设计

4位数字频率计的verilog HDL设计，精度比较准的

标签： verilog HDL 数字频率计

上传时间： 2014-01-06

上传用户：shus521
四位密码锁,用HDL硬件语言实现

四位密码锁,用HDL硬件语言实现，简单实用。

标签： HDL 密码锁硬件语言

上传时间： 2017-05-20

上传用户：奇奇奔奔
用verilog HDL写的VGA驱动

用verilog HDL写的VGA驱动，在FPGA上实测可用（实际上是别人的劳动成果，呵呵）。

标签： verilog HDL VGA 驱动

上传时间： 2014-01-15

上传用户：1966640071