📚 ACTIVE-HDL技术资料

📦 资源总数：1147

📄 技术文档：1

💻 源代码：20046

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我们，探索超过1147份精选资源，加速您的创新之旅！

🔥 ACTIVE-HDL热门资料

查看全部1147个资源 »

用verilog HDL编写的基于fpga的动态数码管显示程序。

用verilog HDL编写的基于fpga的动态数码管显示程序。...

📅 2017-07-09 👤 13681659100

verilog fpga HDL 编写

用Verilog HDL编写的秒表设计

用Verilog HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。...

📅 2017-07-09 👤 离殇

Verilog HDL 编写秒表设计

用verilog HDL 写的时钟程序

用verilog HDL 写的时钟程序，在DE2上实现了。...

📅 2017-07-11 👤 tyler

verilog HDL 时钟程序

包中包括, DW8051完整的Verilog HDL代码两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8

包中包括, DW8051完整的Verilog HDL代码两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端...

📅 2013-12-21 👤 yyq123456789

DesignWare 8051 Datasheet MacroCell

海尔布伦访问状态机设计用FSM方式 verilog HDL 语言描述

海尔布伦访问状态机设计用FSM方式 verilog HDL 语言描述...

📅 2017-07-13 👤 小码农lz

verilog FSM HDL 海尔

📄 ACTIVE-HDL技术文档

查看更多 »

包中包括, DW8051完整的Verilog HDL代码两本手册: De

DesignWare 8051 Datasheet

💻 ACTIVE-HDL源代码

查看更多 »

📂 ACTIVE-HDL资料分类

🔥 热门资料查看最受欢迎的资源 📄 技术文档技术手册与Datasheet 💻 源代码程序代码与工程文件 📚 全部资料 1147 个资源