Verilog HDL 的快速入门
Verilog HDL 的快速入门，是网页格式。非常实用，包括语法、运算符等方面。...
ACTIVE-HDL技术资料
📦 资源总数：1147
💻 源代码：20046
🔌 电路图：1
Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我们，探索超过1147份精选资源，加速您的创新之旅！
🔥 ACTIVE-HDL热门资料
查看全部1147个资源 »Verilog_黄金参考中文版,共HDL开发的朋友使用
Verilog_黄金参考中文版,共HDL开发的朋友使用，要珍惜哦！...
基于Verilog HDL的SPI代码
基于Verilog HDL的SPI代码，可在FPGA上实现SPI接口，请大家参考...
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。...
精通verilog HDL语言编程的一个不错的cpu 代码
精通verilog HDL语言编程的一个不错的cpu 代码...
💻 ACTIVE-HDL源代码
查看更多 »📂 ACTIVE-HDL资料分类