基于FPGA的PCI接口设计，介绍一种使用PCI宏核逻辑进行的更加简单高效的PCI口设计方法
上传时间： 2013-12-17
上传用户：siguazgb
SOPC是一种新的系统设计技术，也是一种新的软硬件综合设计技术。通过它，可以很快地将硬件系统（包括微处理器，存储器，外设以及用户逻辑电路等）和软件设计都放在一个可编程的芯片中，以达到系统的IC设计.
上传时间： 2014-01-24
上传用户：iswlkje
本文首先讨论了以太网介质访问控制MAC的功能和工作过程。接着介绍了以太网MAC芯片的一种设计方案，对MAC的功能进行了逻辑划分。据此可以用Verilog HDL或VHDL来加以描述，并进一步用FPCA或ASIC来加以实现，也可做成以太网MAC核.
上传时间： 2016-05-29
上传用户：semi1981
J2EE高校学籍管理信息系统的设计及实现 本文中的学籍信息管理系统将 Mvc 以ModelViewControl) 模式和J2EE相结合，使界面与业务逻辑彻底分离，在系统架构中各司其职、互不干涉，具有较强的伸缩性、 通用性和可操作性。 文中用统一建模语言UML对系统进行详细分析，并给出了系统的具体设计， 包括系统结构设计、数据库 设计、信息安全访问设计等。 此外，本文还着重描述了系统实现过程中的一些关键技术， 包括在系统数据访问，实 现的 相关技术( 如 数据库连接池技术) 以 及加密技术等。 系统采用基于J ZE E 多层结构，各项应用均在We b上展开，通过We b方式完成用 户与系统的交互。浏览器层为用户提供可视化图形界面 We b服务层响应客户请求，为 客户提供所请求的数据 应用服务层进行应用逻辑计算，完成浏览器请求的相应的商业 计算和业务数据操作 数据库层存储、管理数据信息。采用多层结构的方式使得系统具 有很强的伸缩性、通用性、兼容性和可操作性，每一层能够专注于特定的角色和功能。 系统的实现中采用J a va 的加密技术完成用户信息的加密、 认证功能 采用数据库连接池 技术提高系统的数据库访问效率等。
标签： J2EE ModelViewControl Mvc 管理信息系统
上传时间： 2016-06-01
上传用户：离殇
基于J2EE的物流信息系统的设计与实现 介绍了J2EE 体系结构、Mv c模式等相关概念和技术，并重点探讨了 目 前比 较受欢迎的三种开源框架( s t r ut s框架、S Pr i n g框架和H i b e m a t e 框架)。 分析了他们的体系结构、 特点和优缺点。 根据J ZE E的分层结构，结合We b应用 的特点， 将三种框架进行组合设计， 即表现层用S t r ut s框架、 业务逻辑层用S P ri n g 框架、持久层用比b ema t e 框架，从而来构建物流信息系统。这种整合框架使各 层相对独立， 减少各层之间的祸合程度，同时加快了系统的开发过程，增强了系 统的可维护性和可扩展性，初步达到了分布式物流信息系统的设计目标。 经过以上分析，结合物流系统的业务需求，进行了相关的实现。最后，系统 运用先进的A ja x技术来增强Ui层与服务器的异步通信能力， 使用户体验到动态 且响应灵 敏的桌 面级w e b应用程序。 通过江联公司的试运行结果，系统达到了 渝眯。 并 且 对 江 联 公 司 提 出 了 基 于 R F I D 的 解 决 方 案 的 实 施 计 划 。
上传时间： 2016-06-01
上传用户：ynsnjs
一种基于FPGA实现的FFT结构 调从基本元器件开始的计算机硬件系统的设计与实现,大多设置在自动控制系,形成了与应用系统结合的计算机教育。 1966年多处理器平台FPGA 学习目标 (1) 理解为什么嵌入式系统使用多处理器 (2) 指出处理器中CPU和硬件逻辑的折衷
上传时间： 2013-12-25
上传用户：hoperingcong
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
讲解网页设计技术，我个人学习网页设计就是从这里开始的，感觉逻辑清晰，推荐一下给计算机专业的大学生。
标签： 网页设计
上传时间： 2016-07-09
上传用户：anng
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即数加载操作，支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。
上传时间： 2013-12-11
上传用户：源弋弋
设计不带进位与或运算指令的实现，将汇编语言程序设计，数字逻辑与或运算原理以及计算机组成原理3方面的知识结合到一起利用此软件平台实现连续几个数的不带进位的与或运算， 逻辑运算运算单元的运行过程。
上传时间： 2016-07-17
上传用户：xsnjzljj
