使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG

VHDL/FPGA/Verilog 43 K 129 次下载 2013-12-11

资源详细信息

文件格式

RAR

文件大小

43 K

资源分类

VHDL/FPGA/Verilog

上传者

taiyubao

发布时间

2013-12-11 11:14

下载统计

129 次

所需积分

2 积分

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG - 资源详细说明

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即数加载操作，支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG - 源码文件列表

本资源包含 31 个源码文件支持在线预览，点击文件名即可查看

regfile.v

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG

资源详细信息

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG - 资源详细说明

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG - 源码文件列表

立即下载 使用verilog作为CPU设计语言实现单数据通路五级流水线

下载说明与使用指南

下载说明

使用说明

积分获取方式

相关技术标签

相关VHDL/FPGA/Verilog资源推荐

立即下载使用verilog作为CPU设计语言实现单数据通路五级流水线