欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
vhdl寄存/计数器设计
vhdl寄存/计数器设计
VHDL/FPGA/Verilog
7 K
71 次下载
2015-02-28
资源详细信息
文件格式
RAR
文件大小
7 K
资源分类
VHDL/FPGA/Verilog
上传者
llll45356874
发布时间
2015-02-28 00:57
下载统计
71
次
所需积分
2 积分
vhdl寄存/计数器设计 - 资源详细说明
vhdl寄存/计数器设计
vhdl寄存/计数器设计 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
付铁刚036089095.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 vhdl寄存/计数器设计
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#寄存器
#计数器
#数字电路
相关VHDL/FPGA/Verilog资源推荐
1
VHDL
寄存/
计数器
设计
VHDL寄存/计数器设计...
2015-02-28
71 次
1048 浏览
2
基于
VHDL
的移位
寄存器
设计
16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口...
2013-04-24
127 次
1124 浏览
3
基于
VHDL
的移位
寄存器
设计
16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口...
2024-05-18
9 次
4174 浏览
4
计数器
锁存器 12位
寄存器
带load
计数器 锁存器 12位寄存器 带load,clr等功能的寄存器 双向脚(clocked bidirectional pin) 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器...
2014-01-16
63 次
1212 浏览
5
VHDL
设计——FIFO存储器设计
VHDL设计——FIFO存储器设计...
2014-12-04
192 次
1093 浏览
6
STM32设计之
寄存器
讲解
该文档为STM32设计之寄存器讲解文档,是一份还算不错的参考资料,感兴趣的可以下载看看,,,,,,,,,,,,,,...
2022-09-30
7 次
8948 浏览
7
移位
寄存器
和9人表决器电路的
VHDL
设计方案
移位寄存器和9人表决器电路的VHDL设计方案...
2014-01-10
108 次
1082 浏览
8
双向可控移位
寄存器
及存储器设计实验 双向可控移位
寄存器
及存储器设计实验
双向可控移位寄存器及存储器设计实验 双向可控移位寄存器及存储器设计实验...
2016-08-21
106 次
1068 浏览
9
寄存器
和环路滤波器的设计
The MAX2870 ultra-wideband phase-locked loop (PLL) and voltagecontrol oscillator (VCO) can operate...
2014-12-23
165 次
1096 浏览
10
数字电路
讲座:
寄存器
计数器
分频器
数字电路讲座:寄存器计数器分频器...
2013-10-27
135 次
1155 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源