虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

十进制<b>计数</b>器

  • sourceforge历史版本完整下载: http://sourceforge.net/project/showfiles.php?group_id=202044 提供了基于b树索引算法的文件数据数据

    sourceforge历史版本完整下载: http://sourceforge.net/project/showfiles.php?group_id=202044 提供了基于b树索引算法的文件数据数据库模块详见storage/目录下面的 btree.c与pager.c container目录为常用的容器实现,如果rbtree avltree map heap list vector hashtable deque T树 B树, test目录为测试程序代码经过初步测试,比较稳定。 os_api:装一些操作系统相关的接口函数。已完成event mutex sem thread pipe相关的封装 advance_container:提供优先级消息队列,普通消息队列,定时器容器。 frame:目前提供了listerner(linux下版本,模仿ace的反应器)定时器 algorithm:补充了堆排序 与快速排序 所有代码均已在windows linux与uclinux + arm44b0平台下测试 欢迎交流 msn:lsccsl@163.net mail:lsccsl@tom.com

    标签: sourceforge showfiles group_id project

    上传时间: 2016-07-16

    上传用户:lili123

  • 本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统

    本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统,能够用十进制数码显示被测信号的频率,不仅能够测量正弦波、方波和三角波等信号的频率,而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。

    标签: VHDL CPLD 器件 数字频率计

    上传时间: 2013-12-18

    上传用户:sy_jiadeyi

  • 7段数码显示译码器设计7段数码是纯组合电路

    7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮,于是数码管显示“5”。

    标签: 数码显示 数码 译码器 组合电路

    上传时间: 2014-01-26

    上传用户:1427796291

  • --文件名:mine4.vhd。 --功能:实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的)

    --文件名:mine4.vhd。 --功能:实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 --各种波形的线形叠加输出。 --说明: SSS(前三位)和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、 --幅度(基准幅度A)的调节均是通过up、down、set按键和4个BCD码置入器以及一 --个置入档位控制信号(ss)完成的(AMP的调节范围是0~5V,调节量阶为1/51V)。 --其中方波的幅度还可通过u0、d0调节输出数据的归一化幅值(AMP0)进行进一步 --细调(调节量阶为1/(51*255)V)。方波A的占空比通过zu、zp按键调节(调节 --量阶1/64*T)。系统采用内部存储器——RAM实现任意输入波形的存储,程序只支 --持键盘式波形特征参数置入存储,posting 为进入任意波置入(set)、清除(clr)状态 --控制信号,SSS控制存储波形的输出。P180为预留端口,

    标签: mine vhd 方波 波形

    上传时间: 2017-02-09

    上传用户:z1191176801

  • 用4位十进制计数器对用户输入时钟信号进行计数

    用4位十进制计数器对用户输入时钟信号进行计数,计数间隔为1秒钟。计数满1秒钟后将计数值(即频率值)所存到4位寄存器中显示,并将计数器清0,在进行下一次计数。 频率计由三种模块组成:testctl为控制模块,由1Hz其准产生rst_cnt,load,cnt_en信号;cnt10为带清0及计数允许的十进制计数器;reg4b为四位寄存器。

    标签: 十进制计数器 信号 用户 输入时钟

    上传时间: 2013-12-25

    上传用户:qq21508895

  • C/S(Client/Server,客户端/服务器)结构和 B/S(Browser/Server

    C/S(Client/Server,客户端/服务器)结构和 B/S(Browser/Server,浏览 器/服务器)结构是大家熟知的也是现在市面上使用最多的两种软件 体系结构。随着信息技术与网络技术的发展,WEB技术的日益成熟, C/S结构有逐渐被 B/S结构取代的趋势。

    标签: Server Browser Client 服务器

    上传时间: 2014-01-21

    上传用户:zsjinju

  • 21世纪大学新型参考教材系列 集成电路B 荒井

    21世纪大学新型参考教材系列 集成电路B 荒井

    标签: 大学 教材 集成电路

    上传时间: 2013-04-15

    上传用户:eeworm

  • 家电维修(最基础的教程B)1-20.Torrent

    家电维修(最基础的教程B)1-20.Torrent

    标签: Torrent 20 家电维修 教程

    上传时间: 2013-06-10

    上传用户:eeworm

  • jk-b交通信号控制机原理图

    jk-b交通信号控制机原理图

    标签: jk-b 交通信号 控制机 原理图

    上传时间: 2013-07-13

    上传用户:eeworm

  • jk-b交通信号控制机原理图-1.3M.zip

    专辑类-实用电子技术专辑-385册-3.609G jk-b交通信号控制机原理图-1.3M.zip

    标签: jk-b 1.3 zip 交通信号

    上传时间: 2013-08-02

    上传用户:zhf1234