用verilog实现滤波器的功能，通过软件综合仿真，在利用FPGA实现
上传时间： 2013-12-14
上传用户：lanhuaying
WDM类型的DMA驱动程序,有的同学在写驱动的时候,可能没有DMA硬件支持,所以,此DMA程序仿真了DMA的请求过程,可以不用硬件的支持,里面用了一个计数器中断来表示DMA请求,然后由DMA驱动来完成DMA功能.
上传时间： 2015-05-17
上传用户：rocwangdp
综合仿真程序，含全加，解码，滤波等多种功能 Verilog语言
上传时间： 2015-06-10
上传用户：lepoke
实现了串行通信接口的全部功能，符合RS-232-C标准的完整UART模块源代码，中文注解，清晰易懂，经过严格仿真测试，绝对好用。
标签： 串行通信接口
上传时间： 2013-12-22
上传用户：蠢蠢66
超宽带系统链路matlab仿真程序 超宽带系统简单仿真平台，有简单界面.包括可替换的脉冲成型（半余弦脉冲）、IEEE802.15.3a的修正SV信道、最大似然信道估计、Rake接收机等模块，可以实现monte carlo仿真求误码率。可添加多址接入、编码等功能（维特比编解码、帧同步的程序由本人同学编写）。入口主程序uwbsim.m 编解码程序：bin2deci.m；bini2deci.m；deci2bin.m VITRBI.m 信道及信道估计：ch_est.m；channel.m；channelgenerator.m；conv_m. m；sigfold.m UWB_SV_channel.m uwb_sv_cnvrt_ct.m uwb_sv_eval_ct.m uwb_sv_model_ct.m uwb_sv_params.m Rake接收机：findpeak.m；MRC_combine.m；MRC_Rake.m；n_upsample.m；selectpath.m 其他：cnv_encd.m；dssignal.m；Eb_halfcos.m；waveshape.m；halfcos_generator.m；metric.m；nxt_stat.m；sim_main.m；spreadgren.m；test_code.m；training_ds.m；uwbsim.m；vit_test.m
上传时间： 2013-12-30
上传用户：duoshen1989
使用java实现了模拟彩信中心的功能。本压缩包含有运行程序所需的所有类库，以及详细的使用说明文档。这是个相当不错的彩信中心仿真程序。
上传时间： 2015-08-10
上传用户：zhouchang199
乒乓球游戏机实验报告实验人： 大火虎设计课题： 用VHDL设计一个乒乓球游戏机,用开关来摸拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示. 设计思路： 采用按功能分块,将整个电路分成若干子程序,利用不同的子程序来实现记分，显示，键盘控制。设计过程： 1) 对4MHZ信号进行分频,得到所需的1HZ,及七段显示器所需的频率.存为CLOCKMAKE.VHD(注:仿真时所加的信号频率比这要高。)。 2) 设计一个子程序来描述裁判,左击球手,右击球手的动作对LED显示的影响,及失球后给出失球信号.这个程序是通过状态机来完成。存为ＰLAYANGLED.VHD 3) 利用上一子程序给出的矢球信号，来实现记分。
上传时间： 2015-08-25
上传用户：gtzj
使用VHDL语言编写的简单8位流水线CPU 它有六级流水功能，通过仿真 可以下载到实验箱，也有波形仿真
上传时间： 2013-12-18
上传用户：linlin
自己编写的超宽带系统简单仿真平台，有简单界面.包括可替换的脉冲成型（半余弦脉冲）、IEEE802.15.3a的修正SV信道、最大似然信道估计、Rake接收机等模块，可以实现monte carlo仿真求误码率。可添加多址接入、编码等功能（维特比编解码、帧同步的程序由本人同学编写）。入口主程序uwbsim.m 编解码程序：bin2deci.m；bini2deci.m；deci2bin.m VITRBI.m 信道及信道估计：ch_est.m；channel.m；channelgenerator.m；conv_m. m；sigfold.m UWB_SV_channel.m uwb_sv_cnvrt_ct.m uwb_sv_eval_ct.m uwb_sv_model_ct.m uwb_sv_params.m Rake接收机：findpeak.m；MRC_combine.m；MRC_Rake.m；n_upsample.m；selectpath.m 其他：cnv_encd.m；dssignal.m；Eb_halfcos.m；waveshape.m；halfcos_generator.m；metric.m；nxt_stat.m；sim_main.m；spreadgren.m；test_code.m；training_ds.m；uwbsim.m；vit_test.m
上传时间： 2013-12-15
上传用户：redmoons
基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真 9.1.10 可编程单脉冲发生器的硬件实现 9.1.11 关于电路设计中常用的几个有关名词
标签： Verilog-HDL 9.1 功能描述
上传时间： 2015-09-16
上传用户：chfanjiang
