虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

分时调度

  • RS-485串行总线接口标准以差分平衡方式传输信号

    RS-485串行总线接口标准以差分平衡方式传输信号,具有很强的抗共模干扰的能力,允许一对双绞线上一个发送器驱动多个负载设备。工业现场控制系统中一般都采用该总线标准进行数据传输,而且一般采用RS-485串行总线接口标准的系统都使用8044芯片作为通信控制器或各分机的CPU。8044芯片内部集成了SDLC,HDLC等通信协议,并且集成了相应的硬件电路,通过硬件电路和标准协议的配合,使系统的通讯准确、可靠、快速。8044在市场上日渐稀少,虽然有8344可替代,但几百元的价位与普通单片机几元至几十元的价位相差甚远,用户在开发一般的单片机应用系统时,都希望能用简单的电路和简单的通信协议完成数据交换。譬如:利用单片机本身所提供的简单串行接口,加上总线驱动器如SN75176等组合成简单的RS-485通讯网络。本文所述的方法已成功地应用于工程项目,一台主机与60台从机通讯,通讯波特率达64KBPS。

    标签: 485 串行总线 接口标准 差分

    上传时间: 2013-11-26

    上传用户:tedo811

  • ALARM=1时蜂鸣器叫。 --第50秒时开始叫

    ALARM=1时蜂鸣器叫。 --第50秒时开始叫,连续叫10秒,前9秒为低音,最后1秒为高音。 --高音为500HZ,低音为250HZ。 --按住MS1(ML1灯灭)时自动加,按调分键MS2(ML2灯灭)分自动加。 --6个共阴LED数码管分别显示时/分/秒,6个LED数码管动态扫描显示。

    标签: ALARM 蜂鸣器

    上传时间: 2013-12-10

    上传用户:exxxds

  • VHDL分频器

    VHDL分频器,利用分频比较错法,要实现K=324/28=8.3571428571...的分频周期为28,18个8分频和10个9分频循环,所以设一个0到27的循环计数器,每当1、4、7、10、13、16、19、22、27时进行9分频,其他时为8分频;为使占空比尽量接近50%,需要在每一个8或9分频中设定一下输出几个时钟的0和1。

    标签: VHDL 分频器

    上传时间: 2013-11-29

    上传用户:1079836864

  • javabean分页程序

    javabean分页程序,适合初学jsp的朋友 1、数据库表中有GoodsType表 2、新建TypeList.jsp页面 3、新建GoodsType的实体类 4、新建GoodsTypeDAO的操作类 5、在BusinessDelegate类中注册相应的方法 6、在TypeList.jsp页面中调用方法查询所有的类型 并且查询出的所有类型在做成链接时都要使用URL重写 7、写一个Index.jsp页面,将GoodsList.jsp页面和TypeList.jsp页面放入框架集 8、在GoodsList.jsp页面中,将JavaBean初始化的时候,要设置查询语句

    标签: javabean 程序

    上传时间: 2013-12-18

    上传用户:yangbo69

  • 本程序为模拟可校时的时钟程序;clk--时钟信号,rst--清零信号,set_en--校时 使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校 时

    本程序为模拟可校时的时钟程序;clk--时钟信号,rst--清零信号,set_en--校时 使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校 时,(hh,hl,ml,mh,sh,sl)--时,分,秒显示信号。 校时的时候,秒清零。

    标签: faster set_en slower 信号

    上传时间: 2013-12-06

    上传用户:x4587

  • 通过分页技术

    通过分页技术,在屏幕上显示文件data.txt中多个选定的数据。方法是:  读入数据为整数的逻辑地址(<0时退出);  将逻辑地址分解为页号、页内位移;  查页表,若该页不在内存块中(中断位为1),将该页从外存读入内存某一块中,淘汰策略为FIFO;否则,由页号得块号;  将内存中该数据显示在屏幕上。

    标签:

    上传时间: 2014-06-28

    上传用户:zmy123

  • 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL

    分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。

    标签: altera FPGA PLL 分频器

    上传时间: 2016-06-14

    上传用户:wpwpwlxwlx

  • 这是一个模拟调度程序

    这是一个模拟调度程序,通过读取文件的到达时间调度进程,模拟轮转r=1的调度策略,里面的process是进程执行,通过它,调度时输出相关调度信息

    标签: 模拟 调度 程序

    上传时间: 2013-12-14

    上传用户:wqxstar

  • 大一时学c语言时做的一个基于turbo-c图形库的学生管理系统(非文本图形方式)

    大一时学c语言时做的一个基于turbo-c图形库的学生管理系统(非文本图形方式),应该说当时花了不少心血。功能方面实现:调色(对8个默认的调色板的值进行更改),换肤(改界面颜色),时间,文件加密(用了类似转子加密的方法),快捷键,错误提示,分页等,注释比较详细,供初学c语言的人参考。需要将egavga.obj文件link起来才能脱离turbo-c环境执行,网上能找到相关教程。

    标签: turbo-c c语言 图形库 图形

    上传时间: 2014-01-02

    上传用户:330402686

  • 1. 最早截止时间优先EDF(Earliest DeadlineFirst)算法是非常著名的实时调度算法之一。在每一个新的就绪状态

    1. 最早截止时间优先EDF(Earliest DeadlineFirst)算法是非常著名的实时调度算法之一。在每一个新的就绪状态,调度器都是从那些已就绪但还没有完全处理完毕的任务中选择最早截止时间的任务,并将执行该任务所需的资源分配给它。在有新任务到来时,调度器必须立即计算EDF,排出新的定序,即正在运行的任务被剥夺,并且按照新任务的截止时间决定是否调度该新任务。如果新任务的最后期限早于被中断的当前任务,就立即处理新任务。按照EDF算法,被中断任务的处理将在稍后继续进行。

    标签: DeadlineFirst Earliest EDF 算法

    上传时间: 2016-08-09

    上传用户:baiom