本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校时

VHDL/FPGA/Verilog 111 K 198 次下载 2013-12-06

资源详细信息

文件格式

压缩包

文件大小

111 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2013-12-06 09:52

下载统计

198 次

所需积分

2 积分

本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校时 - 资源详细说明

本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校时,（hh,hl,ml,mh,sh,sl）--时，分，秒显示信号。校时的时候，秒清零。

本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校时 - 源码文件列表

本资源包含 1 个源码文件支持在线预览，点击文件名即可查看

1

快进退音乐电子闹钟.pdf

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载本程序为模拟可校时的时钟程序；clk--时钟信号,rst--

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#时钟 #校时 #FPGA #数字电路

相关VHDL/FPGA/Verilog资源推荐