全加器
共 115 篇文章
全加器 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 115 篇文章，持续更新中。
74LS183
74LS183为两个独立的双进位保留全加器，共有
54/74H183， 54LS183/74LS183 两种线路结构形式。
清华大学，Multisim 教材仿真全套资料
<p>清华大学，Multisim 教材仿真全套资。模拟电子仿真实验，数字电子仿真实验。</p><p> MD1</p><p>1-1 二极管加正向电压</p><p>1-2 二极管加反向电压</p><p>1-3 IV法测二极管伏安特性</p><p>1-4 用万用表检测二极管</p><p>1-5 例1.2.1电路</p><p>1-6 直流和交流电源同时作用于二极管</p><p>1-
Verilog的135个经典设计 实例
<p>【例3.1]4位全加器</p><p>module adder 4（cout，sum i na，i nb，cin）；output[3：0]sum output cout；input[3：0]i na，i nb；input cin；assign（cout，suml=i na +i nb+ci n；endmodule</p><p>【例3.2]4位计数器</p><p>module count 4（o
cd4000系列45系列芯片器件手合集册
<p>常用4000系列标准数字电路的中文名称资料 </p><p><img src="/uploads/pic/8c/58c/38146aedd08c5fe1e012edca384a058c-1.png" alt="cd4000系列45系列芯片器件手合集册" title="cd4000系列45系列芯片器件手合集册"></p><p><img src="/uploads/pic/
CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集: 4000
<p>CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集:</p><p>4000 CMOS 3输入双或非门1反相器.pdf</p><p>4001 CMOS 四2输入或非门.pdf</p><p>4002 CMOS 双4输入或非门.pdf</p><p>4006 CMOS 18级静态移位寄存器.pdf</p><p>4007 CMOS 双互补对加反相器.pdf</p><
Multisim 14全加器仿真电路图
一个基于Multisim 14的全加器的仿真图~
一位十进制全加器
一位十进制全加器！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！
全加器仿真程序代码
全加器仿真程序代码，本人亲自测试，代码简单，安全无毒。放心下载和使用。
加法器和全加器参考程序
加法器和全加器参考程序，由VHDL代码编写。初学者可以看一看。内容无毒，下载请杀毒使用。
实现17位加法
实现17位加法，利用一个16位超前进位加法器和一个一位全加器构成的一个有进位输入和进位输出的17加法器，并且16位加法器利用的使四位超前进位加法器构成。它在booth乘法器设计中经常用到。可以使初学者对模块的调用了解更加透彻。
本设计是设计了一个4位全加器的内容
本设计是设计了一个4位全加器的内容，是由4个一位全加器串联而成的
8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器
8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器
4 级流水方式的8 位全加器。。。。。。
4 级流水方式的8 位全加器。。。。。。
CD4000 双3输入端或非门+单非门 TI CD4001 四2输入端或非门 HIT/NSC/TI/GOL 双4输入端或非门 NSC CD4006 18位串入/串出移位寄存器 NS
CD4000 双3输入端或非门+单非门 TI
CD4001 四2输入端或非门 HIT/NSC/TI/GOL
双4输入端或非门 NSC
CD4006 18位串入/串出移位寄存器 NSC
CD4007 双互补对加反相器 NSC
CD4008 4位超前进位全加器 NSC
CD4009 六反相缓冲/变换器 NSC
CD4010 六同相缓冲/变换器 NSC
这是一个8位全加器
这是一个8位全加器，利用vhdl完成了电路的构成，
全加器
全加器，用fpga语言编写的，可实现数字电路技术中的全加器的功能，符合逻辑原理图。
实现全加器的不可或缺的东西
实现全加器的不可或缺的东西，半加器，功能就是为了全加器做好准备
1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码
1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码
用例化语句和case语句编写的全加器的VHDL描述。
用例化语句和case语句编写的全加器的VHDL描述。
利用两个半加器来组成的全加器
利用两个半加器来组成的全加器，是简单的vhdl语言入门