欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
四位全加器语言描述是以文本方式上传的
四位全加器语言描述是以文本方式上传的
VHDL/FPGA/Verilog
758 K
196 次下载
2014-01-26
资源详细信息
文件格式
RAR
文件大小
758 K
资源分类
VHDL/FPGA/Verilog
上传者
downloader_006
发布时间
2014-01-26 00:02
下载统计
196
次
所需积分
2 积分
四位全加器语言描述是以文本方式上传的 - 资源详细说明
四位全加器语言描述是以文本方式上传的,呵呵,希望大家有帮助
四位全加器语言描述是以文本方式上传的 - 源码文件列表
本资源包含 2 个源码文件
支持在线预览,点击文件名即可查看
1
zxfg.txt
查看源码
2
eda技术讲义.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 四位全加器语言描述是以文本方式上传的
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#全加器
#数字电路
#Verilog
相关VHDL/FPGA/Verilog资源推荐
1
四位
全加器
语言描述是以文本方式上传的
四位全加器语言描述是以文本方式上传的,呵呵,希望大家有帮助...
2014-01-26
196 次
1101 浏览
2
8位
全加器
的VHDL语言描述
8位全加器的VHDL语言描述,有需要的顶一下。...
2017-05-30
198 次
1367 浏览
3
本程序是在一位
全加器
的基础上设计一个16位的加法器,用
Verilog
HDL语言描述.
本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述....
2013-12-03
127 次
1924 浏览
4
此程序是用VHDL硬件描述语言编写的,实现四位
全加器
的功能
此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能...
2017-01-07
183 次
1265 浏览
5
8位
全加器
的VHDL描述
8位全加器的VHDL描述,可用MAX+plusⅡ运行测试...
2014-01-16
32 次
1155 浏览
6
用VHDL语言设计四位
全加器
用VHDL语言设计四位全加器,有低位进位和高位进位。...
2013-12-26
132 次
1477 浏览
7
文件加密的C++语言描述
文件加密的C++语言描述,很简单封装为一格类...
2015-09-15
119 次
1063 浏览
8
四位
全加器
四位全加器,VHDL语言,max+plusII平台做的...
2016-02-17
181 次
1042 浏览
9
用一位
全加器
组成四位
全加器
. 所用语言是
Verilog
HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。...
2015-05-02
135 次
2151 浏览
10
VHDL--四位
全加器
用图形输入实现了4位全加器,图形思路清晰,非常适合初学者掌握。...
2025-11-17
10 次
439 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源