虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

信号<b>发生</b>器

  • 基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角

    基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数,最大9.90元,如果大于该数值,新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号In,输出指示信号为 Sa, Sb ,Sc ,Sd, Se 分别表示售出相应的货物,同时输出的信号yuan, jiao代表找零,相应每个脉冲代表找零相应的硬币,上述输入和输出信号均是一个固定宽度的脉冲信号。

    标签: verilog 1.00 1.50 1.80

    上传时间: 2016-07-12

    上传用户:lanwei

  • sourceforge历史版本完整下载: http://sourceforge.net/project/showfiles.php?group_id=202044 提供了基于b树索引算法的文件数据数据

    sourceforge历史版本完整下载: http://sourceforge.net/project/showfiles.php?group_id=202044 提供了基于b树索引算法的文件数据数据库模块详见storage/目录下面的 btree.c与pager.c container目录为常用的容器实现,如果rbtree avltree map heap list vector hashtable deque T树 B树, test目录为测试程序代码经过初步测试,比较稳定。 os_api:装一些操作系统相关的接口函数。已完成event mutex sem thread pipe相关的封装 advance_container:提供优先级消息队列,普通消息队列,定时器容器。 frame:目前提供了listerner(linux下版本,模仿ace的反应器)定时器 algorithm:补充了堆排序 与快速排序 所有代码均已在windows linux与uclinux + arm44b0平台下测试 欢迎交流 msn:lsccsl@163.net mail:lsccsl@tom.com

    标签: sourceforge showfiles group_id project

    上传时间: 2016-07-16

    上传用户:lili123

  • 本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统

    本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统,能够用十进制数码显示被测信号的频率,不仅能够测量正弦波、方波和三角波等信号的频率,而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。

    标签: VHDL CPLD 器件 数字频率计

    上传时间: 2013-12-18

    上传用户:sy_jiadeyi

  • 移位乘法器的输入为两个4位操作数a和b

    移位乘法器的输入为两个4位操作数a和b,启动乘法器由stb控制,clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法,即对两个操作数进行逐位的移位相加,迭代4次后输出结果。具体算法: 1. 被乘数和乘数的高位补0,扩展成8位。 2. 乘法依次向右移位,并检查其最低位,如果为1,则将被乘数和部分和相加,然后将被乘数向左移位;如果为0,则仅仅将被乘数向左移位。移位时,被乘数的低端和乘数的高端均移入0. 3. 当乘数变成全0后,乘法结束。

    标签: 移位 乘法器 位操作 输入

    上传时间: 2014-01-03

    上传用户:星仔

  • 7段数码显示译码器设计7段数码是纯组合电路

    7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮,于是数码管显示“5”。

    标签: 数码显示 数码 译码器 组合电路

    上传时间: 2014-01-26

    上传用户:1427796291

  • 这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块:减数器&控制模块(用于设置发生脉冲数量并记数

    这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块:减数器&控制模块(用于设置发生脉冲数量并记数,同时产生控制信号)、脉冲发生模块(用于接受控制信号并产生脉冲输出)、脉冲接收模块(用于接收脉冲输出并记录脉冲个数)、显示模块(将接受模块记录到的脉冲总数显示到数码管上)。此程序是我从画逻辑结构图开始一步步独立开发的,并没有参考或仿照网络上的其他脉冲发生器源码,因此与网络上任何其他可控脉冲发生器的源码决无雷同。

    标签: ISP 编程 独立 模块化

    上传时间: 2017-01-20

    上传用户:2525775

  • 基于FPGA的B超数据采集功能

    基于FPGA的B超数据采集功能,根据输入图像的束同步与帧同步信号,采用中断控制进入FIFO的图像数据的读写操作!

    标签: FPGA B超 数据采集

    上传时间: 2013-12-19

    上传用户:waitingfy

  • 电子选择器

    电子选择器,是利用TND-MD教学系统实现的,用来作为特定场合投票机器统计使用。所用到的芯片主要有8253定时计数器、8255A并行接口电路芯片等。使用时,用户用键盘输入A,B,C,D这四个字母中的一个来作为已经选择的项目,程序将在屏幕上对应显示已经选择的“A,B,C或者D”,并且通过控制扬声器,发出对应的频率声音信号,同时相对应的LED灯也对应发光,以便于位于远处的计票员进行远程计票。

    标签: 电子 选择器

    上传时间: 2014-10-14

    上传用户:cc1015285075

  • 作者B.A.Shenoi, John Wiley & Sons 出版社出版

    作者B.A.Shenoi, John Wiley & Sons 出版社出版,主要讲述DSP信号处理、滤波器设计,书里包含大量matlab实例。

    标签: Shenoi Wiley John Sons

    上传时间: 2017-05-20

    上传用户:13215175592

  • TLC5620 DAC转换实验程序 该实验程序使用TLC5620中A、B、C、D四个通道中的前两个通道分别输出周期相等、幅度均为3.3V的三角波和方波

    TLC5620 DAC转换实验程序 该实验程序使用TLC5620中A、B、C、D四个通道中的前两个通道分别输出周期相等、幅度均为3.3V的三角波和方波,5620的输出经过LM358双运方的反相跟随后增强了带负载能力 并且使得输出的信号电压位于-3.3V~0V之间,起到了模拟反相的作用。在程序中,RNG位的置位使得输出幅度增加一倍。

    标签: 5620 TLC 3.3 DAC

    上传时间: 2017-08-03

    上传用户:lindor