移位乘法器的输入为两个4位操作数a和b - 免费下载

VHDL/FPGA/Verilog资源文件大小：128 K

📋 资源详细信息

文件格式

RAR

所属分类

VHDL/FPGA/Verilog

上传用户

dingjuan_01

上传时间

2014-01-03 18:37

文件大小

128 K

所需积分

2 积分

推荐指数

⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 dingjuan_01 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法： 1. 被乘数和乘数的高位补0，扩展成8位。 2. 乘法依次向右移位，并检查其最低位，如果为1，则将被乘数和部分和相加，然后将被乘数向左移位；如果为0，则仅仅将被乘数向左移位。移位时，被乘数的低端和乘数的高端均移入0. 3. 当乘数变成全0后，乘法结束。

源码文件列表

📂 共 2 个源码文件点击文件名可在线查看源代码

1 📄

mult.vhd

大小: 2.73 KB

查看源码

2 📄

移位乘法器.pdf

查看源码

💡

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

下载需消耗 2积分
24小时内重复下载不扣分
支持断点续传
资源永久有效

📦 使用说明

下载后用解压软件解压
推荐 WinRAR 或 7-Zip
如有密码请查看说明
解压后即可使用

🎁 积分获取

上传资源获得积分
每日签到免费领取
邀请好友注册奖励
查看详情 →

移位乘法器的输入为两个4位操作数a和b - 免费下载

📋 资源详细信息

资源简介

源码文件列表

立即下载此资源

资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

相关标签

相关资源推荐

📦 移位乘法器的输入为两个4位操作数a和b - 免费下载

📋 资源详细信息

📄 资源简介

💻 源码文件列表

💾 立即下载此资源

📖 资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

🏷️ 相关标签

🔗 相关资源推荐

移位乘法器的输入为两个4位操作数a和b - 免费下载

资源简介

源码文件列表

立即下载此资源

资源说明

相关标签

相关资源推荐