8位优先编码器 verilog CPLD EPM1270 源代码
标签： verilog 1270 CPLD EPM
上传时间： 2013-12-18
上传用户：gtf1207
基于eda中vhdl语言的一位全加器的设计，详细的设计过程和实验现象，相互学习
标签： vhdl eda 语言 全加器
上传时间： 2014-01-15
上传用户：baiom
此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能
标签： VHDL 程序 硬件描述语言 全加器
上传时间： 2017-01-07
上传用户：天诚24
感应同步器及其系统~详细讲解了感应同步器及其系统的原理及测角系统数显表的研究与设计
标签： 同步器 测角系统 数显表
上传时间： 2014-01-22
上传用户：bruce
1位全加器的vhdl设计 通过两个半加起实现
标签： vhdl 全加器
上传时间： 2017-01-12
上传用户：徐孺
高精度16位AD转化器AD7708的详细应用，包括硬件连接，软件实现
标签： 7708 AD 高精度 转化器
上传时间： 2017-01-14
上传用户：zyt
用vhdl语句描述4位等值比较器，4选1多路选择器，8位奇偶校验电路功能
标签： vhdl 比较器
上传用户：FreeSky
这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器，通过四次映射一位全加器的方式实现了四位全加器的功能，并附有数码显示模块，将全加器的运算结果输出到数码管显示。
标签： ISP 编程实验 独立 全加器
上传时间： 2017-01-19
上传用户：1583060504
ADC0809是一款8通道复用的8位AD转换器，数据获取的关键部分是它的8位模/数转换器。这个部分主要是由3部分组成：256R的阶梯网络，连续逼近的电阻，和比较器。 ADC0809在单片机上的应用,C语言源码,Keil uVision3工程文件,附原理图及说明学习文档
标签： 0809 ADC 8位 AD转换器
上传时间： 2017-01-27
上传用户：gut1234567
通过VHDL实现4位全加器，8位全加器，和8位通用寄存器的设计
标签： VHDL 全加器
上传时间： 2014-01-11
上传用户：lanwei
