此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能

相 关 资 源

• 此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能免费下载

  资源简介：此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能

  标签： VHDL 程序 硬件描述语言 全加器

  上传时间： 2017-01-07

  上传用户：天诚24

• 该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!免费下载

  资源简介：该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!

  标签： VHDL 程序 硬件描述语言 三分频

  上传时间： 2013-12-24

  上传用户：huyiming139

• 用VHDL硬件描述语言编写的FIR数字滤波器免费下载

  资源简介：用VHDL硬件描述语言编写的FIR数字滤波器

  标签： VHDL FIR 硬件描述语言 数字滤波器

  上传时间： 2014-01-22

  上传用户：cuibaigao

• SDI接口的源程序,包括扰码编码,并串转换,用VHDL硬件描述语言编写免费下载

  资源简介：SDI接口的源程序,包括扰码编码,并串转换,用VHDL硬件描述语言编写

  标签： VHDL SDI 接口 源程序

  上传时间： 2014-08-24

  上传用户：gtzj

• 用VHDL硬件描述语言编写数码管译码显示免费下载

  资源简介：用VHDL硬件描述语言编写数码管译码显示

  标签： VHDL 硬件描述语言 数码管 编写

  上传时间： 2014-08-15

  上传用户：csgcd001

• 这是一个利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真图的 请叫站长联系我免费下载

  资源简介：这是一个利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真图的 请叫站长联系我

  标签： PULL VHDL MAX 全加器

  上传时间： 2014-05-31

  上传用户：lht618

• 用VHDL写的一个8位全加器的实验程序,供新手参考免费下载

  资源简介：用VHDL写的一个8位全加器的实验程序,供新手参考

  标签： VHDL 8位 全加器 实验

  上传时间： 2017-03-03

  上传用户：lx9076

• VHDL实现四位全加器免费下载

  资源简介：VHDL实现四位全加器，适合初学者，源程序下载

  标签： VHDL 全加器

  上传时间： 2013-12-30

  上传用户：xsnjzljj

• 这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器免费下载

  资源简介：这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器，通过四次映射一位全加器的方式实现了四位全加器的功能，并附有数码显示模块，将全加器的运算结果输出到数码管显示。

  标签： ISP 编程实验 独立 全加器

  上传时间： 2017-01-19

  上传用户：1583060504

• 8031仿真程序 用VHDL硬件描述语言写的免费下载

  资源简介：8031仿真程序 用VHDL硬件描述语言写的

  标签： 8031 VHDL 仿真程序 硬件描述语言

  上传时间： 2017-03-30

  上传用户：aa54

• 这是一个用VHDL硬件描述语言实现的乘法器而不是多路选择器免费下载

  资源简介：这是一个用VHDL硬件描述语言实现的乘法器而不是多路选择器

  标签： VHDL 硬件描述语言 乘法器 多路

  上传时间： 2013-12-31

  上传用户：songyue1991

• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序免费下载

  资源简介：基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

  标签： FPGA CPLD VHDL EDA

  上传时间： 2013-11-25

  上传用户：ruan2570406

• 用VHDL硬件描述语言实现的对FPGA（Cyclone II）的配置的VHDL源代码。免费下载

  资源简介：用VHDL硬件描述语言实现的对FPGA（Cyclone II）的配置的VHDL源代码。

  标签： VHDL Cyclone FPGA 硬件描述语言

  上传时间： 2015-04-02

  上传用户：nanxia

• 用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。免费下载

  资源简介：用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。

  标签： miniUART VHDL Core FPGA

  上传时间： 2015-07-22

  上传用户：稀世之宝039

• 8051单片机是一种应用最广泛的单片机.它的内核设计非常精简,这是用Verilog硬件描述语言写的8051单片机内核免费下载

  资源简介：8051单片机是一种应用最广泛的单片机.它的内核设计非常精简,这是用Verilog硬件描述语言写的8051单片机内核

  标签： 8051 Verilog 单片机 内核设计

  上传时间： 2014-01-25

  上传用户：wangzhen1990

• 用VHDL硬件描述语言实现的良好运行的三分频电路免费下载

  资源简介：用VHDL硬件描述语言实现的良好运行的三分频电路

  标签： VHDL 硬件描述语言 三分频电路 运行

  上传时间： 2014-06-29

  上传用户：龙飞艇

• 用VHDL硬件描述语言免费下载

  资源简介：用VHDL硬件描述语言，采用一种软件硬化的设计思路设计了控制器。将控制器划分成八个模块

  标签： VHDL 硬件描述语言

  上传时间： 2016-04-25

  上传用户：jennyzai

• 用VHDL硬件描述语言完成秒表的设计免费下载

  资源简介：用VHDL硬件描述语言完成秒表的设计，分6个模块

  标签： VHDL 硬件描述语言

  上传时间： 2016-08-24

  上传用户：大三三

• 一个用VHDL硬件描述语言实现的一个比较简单的除法器免费下载

  资源简介：一个用VHDL硬件描述语言实现的一个比较简单的除法器

  标签： VHDL 硬件描述语言 比较 除法器

  上传时间： 2017-06-12

  上传用户：waitingfy

• 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.免费下载

  资源简介：本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

  标签： Verilog HDL 程序 全加器

  上传时间： 2013-12-03

  上传用户：moerwang

• 用verilog硬件描述语言编写的16位数模转换器的源代码免费下载

  资源简介：用verilog硬件描述语言编写的16位数模转换器的源代码，可以综合

  标签： verilog 硬件描述语言 数模转换器 源代码

  上传时间： 2015-09-22

  上传用户：JasonC

• 用VHDL语言 来实现 四位并行加法器的功能 是本科生的必学内容免费下载

  资源简介：用VHDL语言 来实现 四位并行加法器的功能 是本科生的必学内容

  标签： VHDL 语言 并行 加法器

  上传时间： 2016-10-27

  上传用户：xg262122

• 此程序是用分治算法思想将两个规模为2^k*2^k的矩阵相乘免费下载

  资源简介：此程序是用分治算法思想将两个规模为2^k*2^k的矩阵相乘

  标签： 程序 分 模 矩阵相乘

  上传时间： 2014-01-23

  上传用户：lz4v4

• 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。免费下载

  资源简介：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

  标签： Verilog HDL 全加器 语言

  上传时间： 2015-05-02

  上传用户：zukfu

• 四位全加器语言描述是以文本方式上传的免费下载

  资源简介：四位全加器语言描述是以文本方式上传的，呵呵，希望大家有帮助

  标签： 全加器 语言 方式

  上传时间： 2014-01-26

  上传用户：siguazgb

• 用VHDL语言采用串行方法实现用1位全加器实现4位全加器免费下载

  资源简介：用VHDL语言采用串行方法实现用1位全加器实现4位全加器

  标签： VHDL 全加器 语言 串行

  上传时间： 2016-05-27

  上传用户：hongmo

• 8位全加器的VHDL语言描述免费下载

  资源简介：8位全加器的VHDL语言描述，有需要的顶一下。

  标签： VHDL 8位 全加器 语言

  上传时间： 2017-05-30

  上传用户：aysyzxzm

• 用VHDL语言设计四位全加器免费下载

  资源简介：用VHDL语言设计四位全加器，有低位进位和高位进位。

  标签： VHDL 语言 全加器

  上传时间： 2013-12-26

  上传用户：6546544

• 基于eda中VHDL语言的一位全加器的设计免费下载

  资源简介：基于eda中VHDL语言的一位全加器的设计，详细的设计过程和实验现象，相互学习

  标签： VHDL eda 语言 全加器

  上传时间： 2014-01-15

  上传用户：baiom

• 8位全加器的VHDL描述免费下载

  资源简介：8位全加器的VHDL描述，可用MAX+plusⅡ运行测试

  标签： VHDL 8位 全加器

  上传时间： 2014-01-16

  上传用户：erkuizhang