用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器，乘法器，除法器，多路选择器，二进制转BCD码，加法器，减法器等等。
上传时间： 2013-12-29
上传用户：siguazgb
成都理工大学基于MAXPLUS II 的设计过程报告内涵有源程序及设计过程中的调试：在文本编辑窗口中输入二进制8位优先编码器的程序； 3设计驱动显示程序如下： 5采用原理图方式设计如下： 6引角分配图如下： 7仿真结果如下：
上传时间： 2014-12-02
上传用户：zhuoying119
基于PC104的24位数据采集器的完整源码，从初始数据采集输入到编码，GPS微妙级对时，输出规定格式以及服务响应
上传时间： 2015-11-28
上传用户：星仔
以DSP為基礎之數位濾波器之設計,本計劃即是利用數位訊號處理(DSP)來設計無限脈衝響應(IIR)及有限脈衝響應(FIR)濾波器。
上传时间： 2013-12-25
上传用户：kristycreasy
TLC5620是TI公司的8位DA转换器，经验证，该程序是正确的。
上传时间： 2014-01-27
上传用户：zhuoying119
ADC信号采集中的中值滤波优化算法,适用于c51,ARM.含16位AD转换器,ADS8320的接口程序.
上传时间： 2014-01-05
上传用户：稀世之宝039
TLC0831A8位AD转换器C语言驱动程序
上传时间： 2016-01-01
上传用户：bjgaofei
2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD
上传时间： 2014-06-15
上传用户：zhanditian
设计题目：8位数字抢答器的设计设计题目：8位数字抢答器的设计
上传时间： 2016-01-30
上传用户：asdkin
四位全加器，VHDL语言，max+plusII平台做的
标签： 全加器
上传时间： 2016-02-17
上传用户：xz85592677
