万能频率器，可以修改其中的参数，可是实现任意的分频！很方便！
标签： 频率
上传时间： 2017-05-31
上传用户：Miyuki
这是一个段式lcd显示，利用OKI单片机的外部时钟直接分频，得到0.5秒的时钟，进而利用段式lcd显示时钟。
上传时间： 2014-01-17
上传用户：stewart·
文件名：ADC0809.vhd功能：基于VHDL语言，实现对ADC0809简单控制说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟号，这里由FPGA的系统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。
上传时间： 2014-01-03
上传用户：youth25
设计编程实现矩阵相乘的Strassen算法，具体要求： （1）矩阵阶数n由用户输入（注意n非 2k 时的处理） （2）n阶矩阵A、B调用随机函数自动生成，限定矩阵元素在0-10之间 （3）输出A、B、C=A*B （4）请在实验报告中“程序设计（方案）说明部分”写明你如何实现矩阵划分、矩阵结果合并 （5）请在源代码中对主要函数功能、变量、语句进行注释 （6）请采用结构程序设计方法或面向对象程序设计方法，对各子功能用函数实现，不要一个主函数完成所有工作
上传时间： 2014-01-13
上传用户：ruixue198909
数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数，这就要求由分频器产生标准闸门时间信号，计数器记录脉冲个数，由控制器对闸门信号进行选择，并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。
上传时间： 2014-01-19
上传用户：1051290259
基于FPGA的直电机伺服系统的设计的代码，VHDL语言。包括前馈控制，AD1674控制模块，ADC0809控制模块，前馈控制模块，分频模块等。
上传时间： 2014-01-17
上传用户：wmwai1314
VHDL语言描述，时钟分频,给定CPLD试验板系统时钟设置50M，但由于本作品的需要，我们将系统时钟经过20分频得到DS18B20所需的工作时钟，大约为1.25M。
上传时间： 2014-12-06
上传用户：han_zh
计数器，用VHDL实现，先6分频，再10分频，24分频，同时可做万年历
标签： 计数器
上传时间： 2017-09-02
上传用户：hgy9473
根据TLC7524输出控制时序，利用接口电路图，通过改变输出数据，设计一个正弦波发生器。TLC7524是8位的D/A转换器，转换周期为 ，所以锯齿波型数据有256个点构成，每个点的数据长度为8位。.FPGA的系统时钟为 ，通过对其进行5分频处理，得到频率为 的正弦波
上传时间： 2013-12-28
上传用户：zmy123
该程序是基于FPGA的硬件描述语言，实现的功能是对时钟进行分频，从而产生任意频率的输出时钟。
上传时间： 2013-12-27
上传用户：silenthink
