虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

三<b>分频电路</b>

  • 用FPGA实现了RS232异步串行通信

    用FPGA实现了RS232异步串行通信,所用语言是VHDL,另外本人还有Verilog的欢迎交流学习,根据RS232 异步串行通信来的帧格式,在FPGA发送模块中采用的每一帧格式为:1位开始位+8位数据位+1位奇校验位+1位停止位,波特率为2400。由设置的波特率可以算出分频系数,具体算法为分频系数X=CLK/(BOUND*2)。

    标签: FPGA 232 RS 异步串行通信

    上传时间: 2013-11-29

    上传用户:ve3344

  • EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位

    EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位,次序遵循1位起始位、8位数据位(假定数据位为8位)、1位校验位(可选)、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的,发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位,确定rxd 输入由1 到0,逻辑0 要8 个CLK16 时钟周期,才是正常的起始位,然后在每隔16 个CLK16 时钟周期采样接收数据,移位输入接收移位寄存器rsr,最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。 波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率,而是波特率时钟频率的16 倍,目的是为在接收时进行精确地采样,以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。

    标签: UART EDA CLK 实验

    上传时间: 2014-01-25

    上传用户:xsnjzljj

  • 四位计数器 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数

    四位计数器 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数,还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如,计算机中的时序发生器、分频器、指令计数器等都要使用计数器。

    标签: 计数器 数字系统 脉冲 逻辑器件

    上传时间: 2013-12-22

    上传用户:maizezhen

  • Intel8253应用——发声控制 Intel8253通道工作过程是:按本通道中给定的初值n

    Intel8253应用——发声控制 Intel8253通道工作过程是:按本通道中给定的初值n,对输入时钟信号频率f进行n分频,输出频率为F的分频信号,即F=f/n. 从而在通道输出引线周围产生一种与频率F波形对应的电磁波,若用此电磁波控制一扬声器,则可听到与该电磁波对应的声音。

    标签: Intel 8253 发声 初值

    上传时间: 2016-08-01

    上传用户:3到15

  • 基因算法

    基因算法,用VC++或MATLAB,java等工具设计一程序计算任一个随机产生的DNA基因表达式的有效长度和值 设随机产生的基因表达式为: + Q - / b * b a Q b a a b a a b b a a a b

    标签: 基因 算法

    上传时间: 2014-01-09

    上传用户:aa54

  • 函数再现机构设计 试设计一曲柄摇杆机构

    函数再现机构设计 试设计一曲柄摇杆机构,再现函数 要求: 输入构件的转角范围180°,输出构件摆角范围30°,即: 当输入构件从a转至a+90时,输出构件从b转至b+30 当输入构件从a+90转至a+180时,输出构件从b+30转至b

    标签: 机构 函数 曲柄

    上传时间: 2013-12-17

    上传用户:英雄

  • 编程将8253计数器0

    编程将8253计数器0,计数器1的工作方式设定为方式2,用作分频器,定时器2工作在方式3,方波;定时器0的输出作为定时器1的输入,定时器1的输出作为定时器2的输入,定时器2的输出接在LED上,运行后可观察到该LED灯在不停的闪烁。

    标签: 8253 编程 计数器

    上传时间: 2016-08-26

    上传用户:LIKE

  • 主从模式粗粒级并行算法C程序:这是我以前研究生期间编写的叠前地震成像C源码

    主从模式粗粒级并行算法C程序:这是我以前研究生期间编写的叠前地震成像C源码,通过调用mpi库函数实现分频并行计算,为了实现负载均衡,采用了主从模式,由主节点负责任务的分发。 若需进一步了解,可通过版主与我联系讨论。

    标签: 模式 并行算法 C程序 地震

    上传时间: 2016-08-27

    上传用户:aysyzxzm

  • 、本实战的目的是让大家熟悉ADC模块的功能以及AD转换的方法 2、项目实现的功能:从芯片RA0输入一个可以随时变化的模拟量(通过调节DEMO板VR1实现) 则单片机就能够及时地把该模拟量进行模

    、本实战的目的是让大家熟悉ADC模块的功能以及AD转换的方法 2、项目实现的功能:从芯片RA0输入一个可以随时变化的模拟量(通过调节DEMO板VR1实现) 则单片机就能够及时地把该模拟量进行模/数转换,并用LED显示出来,我们可以看到转换结果 会随模拟量的变化而变化,从而以让我们了解片内ADC模块的工作情况。 3、本例的软件设计思路:利用单片机片内硬件资源TMR0和预分频器,为ADC提供定时启动信号。但是 没有利用其中断功能,而是采用了软件查询方式,转换结果采用了右对齐方式, A/D转换的时钟源选用了系统周期的8倍,本例对于ADC的电压基准要求不高, 我们就选用了电源电压VDD和VSS作为基准电压, 4、对于A/D转换过程是否完成也没有利用ADC模块的中断功能,而是以软件方式查询其中启动位GO是否为0。本例中选用的模拟通道为AN0。

    标签: DEMO ADC RA0 VR1

    上传时间: 2014-01-17

    上传用户:离殇

  • 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

    基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等

    标签: Verilog FPGA HDL 多功能

    上传时间: 2016-09-06

    上传用户:1583060504