搜索：verilog learning - 虫虫下载站

技术资料  lm75A温度数字转换器 FPGA读写实验Verilog逻辑源码Quartus工程文件+文档资料

lm75A温度数字转换器 FPGA读写实验Verilog逻辑源码Quartus工程文件+文档资料,FPGA为CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件，可以做为你的学习设计参考。LM75A 是一个使用了内置带隙温度传感器和模数转换技术的温度数字转换器。它也是一个温度检测器，可提供一个过热检测输出。LM75A 包含许多数据寄存器：配置寄存器 ...

https://www.eeworm.com/dl/744737.html

下载: 10

查看: 5632

技术资料  FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartu

FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input&nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp;clk, input&nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &n ...

https://www.eeworm.com/dl/747442.html

下载: 3

查看: 2910

fpga ov5640 摄像头

技术资料  一个简单的FPGA推箱子游戏 DE1-SOC平台纯verilog实现 VGA显示功能验证OK

内附工程word说明白色代表目标位置，红色代表障碍物，黄色代表箱子，紫色代表推箱者，其中箱子、障碍物和推箱者会用32*30的图片代替，存放在ROM中。游戏开始具有初始画面，游戏设置开始按键，按下开始按键以后进入游戏并启动60s倒计时，在LED数码管上显示，游戏者在60s内将4个箱子全部推放到指定位置则过关，弹出成功画 ...

https://www.eeworm.com/dl/854847.html

下载: 10

查看: 3692

fpga 箱子游戏 de1 显示平台 verilog

技术资料  在DE2开发板上实现的一个简单乒乓球的程序。开发语言-verilog

在DE2开发板上实现的一个简单乒乓球的程序。开发语言-verilog

https://www.eeworm.com/dl/856158.html

下载: 7

查看: 3425

DE2开发板乒乓球

技术书籍  IEEE Std 1364-2001 Standard Verilog hardware description language

·IEEE Std 1364-2001 Standard Verilog hardware description language

https://www.eeworm.com/dl/537/15869.html

下载: 144

查看: 1124

nbsp description Standard hardware

VHDL/FPGA/Verilog verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.

verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.

https://www.eeworm.com/dl/663/160080.html

下载: 149

查看: 1070

verilog SPI 语言接口

VHDL/FPGA/Verilog verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状

verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状态是否正确工作

https://www.eeworm.com/dl/663/175203.html

下载: 138

查看: 1100

000000000100100 011000010010000 verilog output

VHDL/FPGA/Verilog 一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.

一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.

https://www.eeworm.com/dl/663/182385.html

下载: 28

查看: 1148

verilog cache 微处理器流水线

VHDL/FPGA/Verilog VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3

VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3

https://www.eeworm.com/dl/663/251191.html

下载: 64

查看: 1229

CLK VERILOG 多时钟应用于

其他书籍  清华在大学出版社出版 J.Bhasker著孙海平翻译的一本的VERILOG书籍

清华在大学出版社出版 J.Bhasker著孙海平翻译的一本的VERILOG书籍

https://www.eeworm.com/dl/542/269000.html

下载: 85

查看: 1108

Bhasker VERILOG 清华大学

搜索结果

按分类筛选